Design-Specificセルライブラリ合成

スタンダードセルベースの自動設計手法においては、スタンダードセルライブラリ内のセルの特性が最終的に合成される回路の性能を律速する最も大きな要因となります。通常の合成フローではスタンダードセルライブラリ内に事前に登録されたセルのみを使用するため、仮にあるデザインに対して特定の回路を使用することで大幅な最適化が期待されるような場合にも、新たなセルを使用することはできません。

本研究テーマでは、回路合成時に必要なセルを自動で認識・合成することで、対象回路に対して最適なセルセットを自動的に生成し、それを合成フロー内で使用することにより回路面積・速度・消費電力のさらなる最適化を実現します。