DCVSLを用いたノンパイプラインCPUの研究

本研究室では,ノンパイプラインCPUに関する研究を行っています.パイプラインを用いず,必要な部分にしかクロックを与えない可変長クロックのCPUのため,パイプラインCPUと比較して,雑音が少なく低消費電力であるという利点があると考えられます.このCPUは非同期動作を行うため,終了検出が必要になりますが,終了検出を容易にするためにDCVSLという2線式の回路を利用しています.2線式の回路のため通常の商用ツールでは論理合成を行うことが難しくなっており,どのようにVerilogファイルから2線式のネットリストを生成するのかが研究の重要なテーマになっています.