Publication

論文誌

  • 65Haoming Zhang, Shuowei Li and Tetsuya Iizuka,
    ``A Single Ring-Oscillator-Based Test Structure for Timing Characterization of Dynamic Circuit,''
    IEEE Transactions on Very Large Scale Integration Systems, 2024. (in press)
  • 64Masaru Osada, Zule Xu, Zunsong Yang and Tetsuya Iizuka,
    ``A Fractional-N Ring PLL Using Harmonic-Mixer-Based Dual Feedback and Split-Feedback Frequency Division with Phase-Domain Filtering,''
    IEEE Journal of Solid-State Circuits, 2024. (Early Access) [IEEE]
  • 63Sota Kano and Tetsuya Iizuka,
    ``150 GHz Fundamental Oscillator Utilizing Transmission-line-based Inter-stage Matching in 130 nm SiGe BiCMOS Technology,''
    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E107-A, no.5, pp.-, May. 2024. (in press) [IEICE]
  • 62Yuyang Zhu, Zunsong Yang, Masaru Osada, Haoming Zhang and Tetsuya Iizuka,
    ``Investigation and Improvement on Self-dithered MASH ΔΣ Modulator for Fractional-N Frequency Synthesis,''
    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E107-A, no.5, pp.-, May. 2024. (in press) [IEICE]
  • 61Ryoya Shibata, Yasushi Hotta, Hitoshi Tabata and Tetsuya Iizuka,
    ``Analysis of SAR ADC Performance Enhancement utilizing Stochastic Resonance,''
    IEEE Transactions on Circuits and Systems-II: Express Briefs, vol. 70, no. 12, pp. 4324 - 4328, Dec. 2023. [IEEE]
  • 60Tetsuya Iizuka, Haochen Yuan, Yoshio Mita, Akio Higo, Shun Yasunaga and Motohiko Ezawa,
    ``Experimental demonstration of position-controllable topological interface states in high-frequency Kitaev topological integrated circuits,''
    Communications Physics, Vol. 6, No. 279, 2023. [Nature]
    arXiv:2301.02438. [arXiv]
  • 59Chuanlai Zang, Kaijie Ma, Yasuo Yano, Shuowei Li, Hiroyasu Yamahara, Munetoshi Seki, Tetsuya Iizuka and Hitoshi Tabata,
    ``SnO2–CuO heterostructured nanofibers for enhanced NH3-gas-sensing performance and potential application in breath analysis,''
    IEEE Sensors Journal, vol. 23, no. 16, pp. 17925 - 17931, Aug. 2023. [IEEE]
  • 58Akira Matsuoka, Yo Kumano, Tomohiro Nezuka, Yoshikazu Furuta and Tetsuya Iizuka,
    ``A 79.2μW 19.5kHz-BW 94.8dB-SNDR Fully Dynamic DT ΔΣ ADC using CLS-Assisted FIA with Sampling Noise Cancellation,''
    IEEE Transactions on Circuits and Systems-II: Express Briefs, vol. 70, no. 8, pp. 2759 - 2763, Aug. 2023. [IEEE]
  • 57Motohiko Ezawa, Shun Yasunaga, Akio Higo, Tetsuya Iizuka and Yoshio Mita,
    ``Universal quantum computation based on Nano-Electro-Mechanical Systems,''
    Physical Review Research 5, 023130, 2023. [APS]
    arXiv:2208.04528. [arXiv]
  • 56Chuanlai Zang, Haolong Zhou, Kaijie Ma, Yasuo Yano, Shuowei Li, Hiroyasu Yamahara, Munetoshi Seki, Tetsuya Iizuka and Hitoshi Tabata,
    ``Electronic Nose based on Multiple Electrospinning Nanofibers Sensor Array and Application in Gas Classification,''
    Frontiers in Sensors, 4:1170280, May, 2023. [Frontiers]
  • 55Motohiko Ezawa, Shun Yasunaga, Tetsuya Iizuka, Akio Higo and Yoshio Mita,
    ``Universal quantum computer based on Carbon Nanotube Rotators,''
    Japanese Journal of Applied Physics (JJAP), vol. 62, no. SG0806, Mar. 2023. [JJAP]
    arXiv:2211.15942. [arXiv]
  • 54Xiangyu Chen*, Zolboo Byambadorj*, Takeaki Yajima, Hisashi Inoue, Isao H. Inoue and Tetsuya Iizuka,
    ``CMOS-based area-and-power-efficient neuron and synapse circuits for time-domain analog spiking neural networks,''
    Applied Physics Letters, 122, 074102, 2023. [APL]
    arXiv:2208.11881. [arXiv]
    (* Equally contributed authors)
  • 53Masaru Osada, Zule Xu, Ryoya Shibata and Tetsuya Iizuka,
    ``Analysis of Offset Spurs in Phase-Locked-Loops Employing Harmonic-Mixer-Based Feedback with Sample-and-Hold Operation,''
    IEEE Transactions on Circuits and Systems-I: Regular Papers, vol. 69, no. 12, pp. 5072 - 5084, Dec. 2022. [IEEE]
  • 52Tetsuya Iizuka, Meikan Chin, Toru Nakura and Kunihiro Asada,
    ``4-Cycle-Start-Up Reference-Clock-Less Digital CDR Utilizing TDC-Based Initial Frequency Error Detection with Frequency Tracking Loop,''
    IEICE Transactions on Electronics, vol. E105-C, no. 10, pp. 544 - 551, Oct. 2022. [IEICE]
  • 51Shuowei Li, Naoki Ojima, Zule Xu and Tetsuya Iizuka,
    ``Analysis and Simulation of MOSFET-Based Gate-Voltage-Independent Capacitor,''
    Japanese Journal of Applied Physics (JJAP), vol. 61, no. 064501, May 2022. [JJAP]
  • 50Xiangyu Chen, Takeaki Yajima, Isao H. Inoue and Tetsuya Iizuka
    ``An Ultra-Compact Leaky Integrate-and-Fire Neuron with Long and Tunable Time Constant Utilizing Pseudo Resistors for Spiking Neural Networks,''
    Japanese Journal of Applied Physics (JJAP), vol. 61, no. SC1051, May 2022. [JJAP]
  • 49Ryoga Iwashita, Zule Xu, Masaru Osada and Tetsuya Iizuka,
    ``A Fractional-N MASH2-k FDC PLL Architecture Enabling Higher-Order Quantisation Noise Shaping,''
    IET Electronics Letters, vol. 58, No. 7, pp. 274 - 276, Mar. 2022. [IET]
  • 48Shuowei Li, Zule Xu and Tetsuya Iizuka,
    ``Analysis of Strong-Arm Comparator with Auxiliary Pair for Offset Calibration,''
    Springer Journal of Analog Integrated Circuits and Signal Processing, vol. 110, no. 3, pp. 535 - 546, Mar. 2022. [Springer]
  • 47Akira Matsuoka, Tomohiro Nezuka and Tetsuya Iizuka,
    ``Fully Dynamic Discrete-Time ΔΣ ADC using Closed-Loop Two-Stage Cascoded Floating Inverter Amplifiers,''
    IEEE Transactions on Circuits and Systems-II: Express Briefs, vol. 69, no. 3, pp. 944 - 948, Mar. 2022. [IEEE]
  • 46Zolboo Byambadorj, Koji Asami, Takahiro J. Yamaguchi, Akio Higo, Masahiro Fujita and Tetsuya Iizuka,
    ``High-Precision Sub-Nyquist Sampling System Based on Modulated Wideband Converter for Communication Device Testing,''
    IEEE Transactions on Circuits and Systems-I: Regular Papers, vol. 69, no. 1, pp. 378 - 388, Jan. 2022. [IEEE]
  • 45Zule Xu, Naoki Ojima, Shuowei Li and Tetsuya Iizuka,
    ``An All-Standard-Cell-Based Synthesizable SAR ADC with Nonlinearity-Compensated RDAC,''
    IEEE Transactions on Very Large Scale Integration Systems, vol. 29, no. 12, pp. 2153 - 2162, Dec. 2021. [IEEE]
  • 44Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka and Kunihiro Asada,
    [Invited] ``Integrated On-Silicon and On-glass Antennas for mm-Wave Applications,''
    REV Journal on Electronics and Communications, vol. 11, no. 1-2, pp. 8 - 15, Jan.-Jun. 2021. [REV]
  • 43Masaru Osada, Zule Xu and Tetsuya Iizuka,
    ``A 3.2-to-3.8 GHz Harmonic-Mixer-Based Dual-Feedback Fractional-N PLL Achieving -65 dBc In-Band Fractional Spur,''
    IEEE Solid-State Circuits Letters, vol. 3, pp. 534 - 537, Nov. 2020. [IEEE]
  • 42Zolboo Byambadorj, Koji Asami, Takahiro J. Yamaguchi, Akio Higo, Masahiro Fujita and Tetsuya Iizuka,
    ``A Calibration Technique for Simultaneous Estimation of Actual Sensing Matrix Coefficients on Modulated Wideband Converters,''
    IEEE Transactions on Circuits and Systems-I: Regular Papers, vol. 67, no. 12, pp. 5561 - 5573, Dec. 2020. [IEEE]
  • 41Daigo Takahashi, Yusuke Fujita, Satoshi Miura and Tetsuya Iizuka,
    ``A 40 nm 16 Gb/s Differential Transmitter With Far-End Crosstalk Cancellation Using Injection Timing Control for High-Density Flexible Flat Cables,''
    Springer Journal of Analog Integrated Circuits and Signal Processing, vol. 105, no. 2, pp. 191 - 202, Nov. 2020. [Springer]
  • 40Daisuke Yamazaki, Yoshitaka Otsuki, Takafumi Hara, Nguyen Ngoc Mai-Khanh and Tetsuya Iizuka,
    ``11-Gb/s 140-GHz OOK Modulator with 24.6dB Isolation utilizing Cascaded Switch and Amplifier Based Stages in 65-nm Bulk CMOS,''
    IET Circuits, Devices & Systems, vol. 14, no 3, pp. 322 - 326, May 2020. [IET]
  • 39Zolboo Byambadorj, Koji Asami, Takahiro J. Yamaguchi, Akio Higo, Masahiro Fujita and Tetsuya Iizuka,
    ``Theoretical Analysis of Noise Figure for Modulated Wideband Converter,''
    IEEE Transactions on Circuits and Systems-I: Regular Papers, vol. 67, no. 1, pp. 298 - 308, Jan. 2020. [IEEE]
  • 38Wang Jing, Tetsuya Iizuka, Zule Xu and Toru Nakura,
    ``A Compact Quick-Start Sub-mW Pulse-Width-Controlled PLL with Automated Layout Synthesis using a Place-and-Route Tool,''
    IEICE Electronics Express, vol. 16, no. 19, pp. 1 - 6, Oct. 2019. [JSTAGE]
  • 37Tetsuya Iizuka, Kai Xu, Xiao Yang, Toru Nakura and Kunihiro Asada,
    ``Spatial Resolution Improvement for Point Light Source Detection in Scintillator Cube using SPAD Array with Multi Pinholes,''
    IEICE Electronics Express, vol. 16, no. 19, pp. 1 - 6, Oct. 2019. [JSTAGE]
  • 36Daigo Takahashi, Tetsuya Iizuka, Nguyen Ngoc Mai-Khanh, Toru Nakura, and Kunihiro Asada,
    ``Fault Detection of VLSI Power Supply Network based on Current Estimation from Surface Magnetic Field,''
    IEEE Transactions on Instrumentation and Measurement, vol. 68, no. 7, pp. 2519 - 2530, Jul. 2019. [IEEE]
  • 35Yoshitaka Otsuki, Daisuke Yamazaki, Nguyen Ngoc Mai-Khanh and Tetsuya Iizuka,
    ``A 140 GHz Area-and-Power-Efficient VCO using Frequency Doubler in 65 nm CMOS,''
    IEICE Electronics Express, vol. 16, no. 6, pp. 1 - 5, Mar. 2019. [JSTAGE]
  • 34Ryuichi Enomoto, Tetsuya Iizuka, Takehisa Koga, Toru Nakura, and Kunihiro Asada,
    ``A 16-bit 2.0-ps Resolution Two-Step TDC in 0.18-µm CMOS utilizing Pulse-Shrinking Fine Stage with Built-In Coarse Gain Calibration,''
    IEEE Transactions on Very Large Scale Integration Systems, vol. 27, no. 1, pp. 11 - 19, Jan. 2019. [IEEE]
  • 33Parit Kanjanavirojkul, Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Toru Nakura and Kunihiro Asada,
    ``Analysis and Design of Impulse Signal Generator based on Current-Mode Excitation and Transmission Line Resonator,''
    Springer Journal of Analog Integrated Circuits and Signal Processing, vol. 97, no. 3, pp. 457 - 470, Dec. 2018. [Springer]
  • 32Tetsuya Iizuka and Asad A. Abidi,
    [Invited] ``A Unified Analysis of the Signal Transfer Characteristics of a Single-Path FET-R-C Circuit,''
    IEICE Transactions on Electronics, vol. E101-C, no. 7, pp. 432-443, Jul. 2018. [IEICE]
  • 31Tetsuya Iizuka, Takaaki Ito and Asad A. Abidi,
    [Invited] ``Comprehensive Analysis of Distortion in the Passive FET Sample-and-Hold Circuit,''
    IEEE Transactions on Circuits and Systems-I: Regular Papers, vol. 65, no. 4, pp. 1157 - 1173, Apr. 2018. [IEEE]
  • 30Naoki Terao, Toru Nakura, Masahiro Ishida, Rimon Ikeno, Takashi Kusaka, Tetsuya Iizuka, and Kunihiro Asada,
    ``Digitally-Controlled Compensation Current Injection to ATE Power Supply for Emulation of Customer Environment,''
    Springer Journal of Electronic Testing: Theory and Applications, vol. 34, no. 2, pp. 147 - 161, Apr. 2018. [Springer]
  • 29Masahiro Kano, Toru Nakura, Tetsuya Iizuka, and Kunihiro Asada,
    ``Triangular Active Charge Injection Method for Resonant Power Supply Noise Reduction,''
    IEICE Transactions on Electronics, vol. E101-C, no. 4, pp. 292 - 298, Apr. 2018. [IEICE]
  • 28Toru Nakura, Tsukasa Kagaya, Tetsuya Iizuka, and Kunihiro Asada,
    ``Quick-Start Pulse Width Controlled PLL with Frequency and Phase Presetting,''
    IEICE Transactions on Electronics, vol. E101-C, no. 4, pp. 218 - 223, Apr. 2018. [IEICE]
  • 27Nguyen Ngoc Mai-Khanh, Shigeru Nakajima, Tetsuya Iizuka, Yoshio Mita, and Kunihiro Asada,
    ``Noninvasive Localization of IGBT Faults by High-Sensitivity Magnetic Probe with RF Stimulation,''
    IEEE Transactions on Instrumentation and Measurement, vol. 67, no. 4, pp. 745 - 753, Apr. 2018. [IEEE]
  • 26Kunihiro Asada, Toru Nakura, Tetsuya Iizuka, and Makoto Ikeda,
    [Invited, Review] ``Time-Domain Approach for Analog Circuits in Deep Sub-Micron LSI,''
    IEICE Electronics Express, vol. 15, no. 6, pp. 1 - 21, Mar. 2018. [JSTAGE]
  • 25Md. Maruf Hossain, Tetsuya Iizuka, Toru Nakura, and Kunihiro Asada,
    ``Optimal Design Method of Sub-Ranging ADC Based on Stochastic Comparator,''
    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E101-A, no. 2, pp. 410 - 424, Feb. 2018. [IEICE]
  • 24Toru Nakura, Tetsuya Iizuka, and Kunihiro Asada,
    ``A PLL Compiler from Specification to GDSII,''
    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E100-A, no. 12, pp. 2741-2749, Dec. 2017. [IEICE]
  • 23Tomohiko Yano, Toru Nakura, Tetsuya Iizuka and Kunihiro Asada,
    ``A Gate Delay Mismatch Tolerant Time-Mode Analog Accumulator Using a Delay Line Ring,''
    IEICE Transactions on Electronics, vol. E100-C, no. 9, pp. 736 - 745, Sep. 2017. [IEICE]
  • 22Parit Kanjanavirojkul, Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Toru Nakura and Kunihiro Asada,
    ``Design, Analysis and Implementation of Pulse Generator by CMOS Flipped on Glass for Low Power UWB-IR,''
    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E100-A, no. 1, pp. 200 - 209, Jan. 2017. [IEICE]
  • 21Tetsuya Iizuka and Asad A. Abidi,
    ``FET-R-C Circuits: A Unified Treatment—Part II: Extension to Multi-Paths, Noise Figure, and Driving-Point Impedance,''
    IEEE Transactions on Circuits and Systems-I: Regular Papers, vol. 63, no. 9, pp. 1337 - 1348, Sep. 2016. [IEEE]
  • 20Tetsuya Iizuka and Asad A. Abidi,
    ``FET-R-C Circuits: A Unified Treatment—Part I: Signal Transfer Characteristics of a Single-Path,''
    IEEE Transactions on Circuits and Systems-I: Regular Papers, vol. 63, no. 9, pp. 1325 - 1336, Sep. 2016. [IEEE]
  • 19Xiao Yang, Hongbo Zhu, Toru Nakura, Tetsuya Iizuka and Kunihiro Asada,
    ``A 15x15 Single Photon Avalanche Diode Sensor Featuring Breakdown Pixels Extraction Architecture for Efficient Data Readout,''
    Japanese Journal of Applied Physics (JJAP), vol. 55, No. 4s, 04EF04, 2016. [JJAP]
  • 18Xiao Yang, Hongbo Zhu, Toru Nakura, Tetsuya Iizuka and Kunihiro Asada,
    ``An Asynchronous Summation Circuit for Noise Filtering in Single Photon Avalanche Diode Sensors,''
    Journal of Circuits, Systems and Computers (JSCS), vol. 25, no. 3, pp. 1640017-1-1640017-16, Mar. 2016. [World Scientific]
  • 17Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Akihiko Sasaki, Makoto Yamada, Osamu Morita, and Kunihiro Asada,
    ``A Near-Field Magnetic Sensing System with High-Spacial Resolution and Application for Security of Cryptographic LSIs,''
    IEEE Transactions on Instrumentation and Measurement, vol. 64, no. 4, pp. 840 - 848, Apr. 2015. [IEEE]
  • 16Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Shigeru Nakajima, and Kunihiro Asada,
    ``Spacial Resolution Enhancement for Integrated Magnetic Probe by Two-Step Removal of Si-Substrate Beneath the Coil,''
    IEEE Transactions on Magnetics, vol. 51, no. 1, article no. 6500404, Jan. 2015. [IEEE]
  • 15Rimon Ikeno, Takashi Maruyama, Satoshi Komatsu, Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``A Structured Routing Architecture for Practical Application of Character Projection Method in Electron-Beam Direct Writing,''
    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E97-A, no. 8, pp. 1688 - 1698, Aug. 2014. [IEICE]
  • 14Rimon Ikeno, Takashi Maruyama, Satoshi Komatsu, Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``High-throughput Electron Beam Direct Writing of VIA Layers by Character Projection with One-dimensional VIA Characters,''
    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E96-A, no. 12, pp. 2458 - 2466, Dec. 2013. [IEICE]
  • 13Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Makoto Yamada, Osamu Morita, and Kunihiro Asada,
    ``An Integrated High-Precision Probe System in 0.18-um CMOS for Near-Field Magnetic Measurements on Cryptographic LSIs,''
    IEEE Sensors Journal, vol. 13, no. 7, pp. 2675 - 2682, Jul. 2013. [IEEE]
  • 12Kazutoshi Kodama, Tetsuya Iizuka, Toru Nakura, and Kunihiro Asada,
    ``Frequency Resolution Enhancement for Digitally-Controlled Oscillator based on a Single-Period Switching Scheme,''
    IEICE Transactions on Electronics, vol. E95-C, no. 12, pp. 1857 - 1863, Dec. 2012. [IEICE]
  • 11Tetsuya Iizuka, Satoshi Miura, Ryota Yamamoto, Yutaka Chiba, Shunichi Kubo, and Kunihiro Asada,
    ``580fs-Resolution Time-to-Digital Converter utilizing Differential Pulse-Shrinking Buffer Ring in 0.18um CMOS Technology,''
    IEICE Transactions on Electronics, vol. E95-C, no. 4, pp. 661 - 667, Apr. 2012. [IEICE]
  • 10Tetsuya Iizuka and Kunihiro Asada,
    ``All-Digital PMOS and NMOS Process Variability Monitor Utilizing Shared Buffer Ring and Ring Oscillator,''
    IEICE Transactions on Electronics, vol. E95-C, no. 4, pp. 627 - 634, Apr. 2012. [IEICE]
  • 9Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    [Invited] ``Timing-Aware Cell Layout Regularity Enhancement for Reduction of Systematic Gate Critical Dimension Variation,''
    GlobalCIS Journal of Next Generation Information Technology (JNIT), vol. 2, no. 4, pp. 1 - 9, Nov. 2011. [GlobalCIS]
  • 8Shingo Mandai, Tetsuya Iizuka, Toru Nakura, Makoto Ikeda, and Kunihiro Asada,
    ``1.0ps Resolution Time-to-Digital Converter based on Cascaded Time-Difference-Amplifier utilizing Differential Logic Delay Cells,''
    IEICE Transactions on Electronics, vol. E94-C, no. 6, pp. 1098 - 1104, Jun. 2011. [IEICE]
  • 7Shingo Mandai, Toru Nakura, Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``Cascaded Time Difference Amplifier With Differential Logic Delay Cell,''
    IEICE Transactions on Electronics, vol. E94-C, no. 4, pp. 654 - 662, Apr. 2011. [IEICE]
  • 6Tetsuya Iizuka, Jaehyun Jeong, Toru Nakura, Makoto Ikeda, and Kunihiro Asada,
    ``All-Digital On-Chip Monitor for PMOS and NMOS Process Variability Utilizing Buffer Ring with Pulse Counter,''
    IEICE Transactions on Electronics, vol. E94-C, no. 4, pp. 487 - 494, Apr. 2011. [IEICE]
  • 5Tetsuya Iizuka and Kunihiro Asada,
    ``All-Digital Ramp Waveform Generator for Two-Step Single-Slope ADC,''
    IEICE Electronics Express, vol. 8, no. 1, pp. 20 - 25, Jan. 2011. [JSTAGE]
  • 4Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``Timing-Aware Cell Layout De-Compaction for Yield Optimization by Critical Area Minimization,''
    IEEE Transactions on Very Large Scale Integration Systems, vol. 15, no. 6, pp. 716 - 720, Jun. 2007. [IEEE]
  • 3Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``Exact Minimum-Width Transistor Placement for Dual and Non-Dual CMOS Cells,''
    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E88-A, no. 12, pp. 3485 - 3491, Dec. 2005. [IEICE]
  • 2Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``Yield Optimal Layout Synthesis of CMOS Logic Cells by Wiring Fault Minimization,''
    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E88-A, no. 7, pp. 1957 - 1963, Jul. 2005. [IEICE]
  • 1Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``High Speed Layout Synthesis for Minimum-Width CMOS Logic Cells via Boolean Satisfiability,''
    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E87-A, no. 12, pp. 3293 - 3300, Dec. 2004. [IEICE]

国際学会

  • 91Hisashi Inoue, Hiroto Tamura, Ai Kitoh, Xiangyu Chen, Zolboo Byambadorj, Takeaki Yajima, Yasushi Hotta, Tetsuya Iizuka, Gouhei Tanaka and Isao H. Inoue,
    ``Tailoring oxygen diffusion dynamics in three-terminal devices for spiking reservoir computing,''
    International Conference on Memristive Materials, Devices & Systems (MEMRISYS), Nov. 2023.
  • 90Haoyuan Gao, Hao Xu, Xinyi Lin, Yan Liu, Zhidong Tang, Xufeng Kou, Xingyu Zhang, Tetsuya Iizuka and Na Yan,
    [Invited] ``A 4.5-5.4GHz Digital Bang-Bang PLL for Cryogenic Applications,''
    in Proceedings of IEEE International Conference on Integrated Circuits, Technologies and Applications (ICTA), Oct. 2023. [IEEE]
  • 89Haoming Zhang, Shuowei Li and Tetsuya Iizuka,
    ``Dynamic Circuit Characterization and a Single Ring-Oscillator-Based Test Structure for Its Timing Parameter Extraction,''
    in Proceedings of IEEE International Conference on IC Design and Technology (ICICDT), Sep. 2023. [IEEE]
  • 88Yuyang Zhu, Zunsong Yang, Zhenyu Cheng, Md Shamim Sarker, Hiroyasu Yamahara, Munetoshi Seki, Hitoshi Tabata and Tetsuya Iizuka,
    ``A 1-5GHz Inverter-Based Phase Interpolator With All Digital Control for Spin-Wave Detection Circuit,''
    in Proceedings of IEEE International Conference on IC Design and Technology (ICICDT), Sep. 2023. [IEEE]
  • 87Zhenyu Cheng, Zunsong Yang, Yuyang Zhu, Md Shamim Sarker, Hiroyasu Yamahara, Munetoshi Seki, Hitoshi Tabata and Tetsuya Iizuka,
    ``Design of 1-5 GHz Two-Stage Noise-Canceling Low-Noise Amplifier With Gm-Boosting Technique for Spin Wave Detection Circuit,''
    in Proceedings of IEEE International Conference on IC Design and Technology (ICICDT), Sep. 2023. [IEEE]
  • 86Zunsong Yang, Masaru Osada, Shuowei Li, Yuyang Zhu and Tetsuya Iizuka,
    ``A Reference-Sampling PLL with Low-Ripple Double-Sampling PD Achieving −80-dBc Reference Spur and −259-dB FoM with 12-pF Input Load,''
    in IEEE Symposium on VLSI Technology and Circuits Digest of Technical Papers, Jun. 2023. [IEEE]
  • 85Hisashi Inoue, Hiroto Tamura, Ai Kitoh, Xiangyu Chen, Zolboo Byambadorj, Takeaki Yajima, Yasushi Hotta, Tetsuya Iizuka, Gouhei Tanaka and Isao H. Inoue,
    ``Long-Time-Constant Leaky-Integrating Oxygen-Vacancy Drift-Diffusion FET for Human-Interactive Spiking Reservoir Computing,''
    in IEEE Symposium on VLSI Technology and Circuits Digest of Technical Papers, Jun. 2023. [IEEE]
  • 84Sota Kano, Naoto Usami, Atsushi Tomiki and Tetsuya Iizuka,
    ``Preliminary Design of X-band Noise-cancelling Receiver Front-end with Radiation-Hardened 130nm SiGe BiCMOS Process for Deep Space Probes,''
    The 34th International Symposium on Space Technology and Science (ISTS), Jun. 2023.
  • 83Yoshio Mita, Shun Yasunaga, Keigo Tsuji, Akio Higo, Tetsuya Iizuka, Motohiko Ezawa
    ``TopoMEMS varicaps - MEMS comb-drive variable capacitors with tailored stroke-to-capacitance dependence,''
    Symposium on Design, Test, Integration and Packaging of MEMS/MOEMS (DTIP), May. 2023. [IEEE]
  • 82Nguyen Ngoc Mai-Khanh, Zolboo Byambadorj, Akio Higo, Koji Asami, Hiroyuki Mineo, Natsuki Shiota, Masahiro Fujita and Tetsuya Iizuka,
    ``A Low-Cost Planar Arrow-Shaped Monopole Antenna for 5G Near-Field Measurement,''
    in Proceedings of IEEE Conference on Antenna Measurement and Applications (CAMA), Dec. 2022. [IEEE]
  • 81Tetsuya Iizuka and Nobukazu Takai,
    ``Does AI make analog automation different?,''
    IEEE Asian Solid-State Circuits Conference (A-SSCC) Panel Discussion, The analog automation: What is the expectation? What is the reality?, Nov. 2022.
  • 80Masaru Osada, Zule Xu and Tetsuya Iizuka,
    ``An Inductorless Fractional-N PLL Using Harmonic-Mixer-Based Dual Feedback and High-OSR Delta-Sigma-Modulator with Phase-Domain Filtering,''
    in Proceedings of IEEE European Solid-State Circuits Conference (ESSCIRC), pp. 245 - 248, Sep. 2022. [IEEE]
  • 79Nguyen Ngoc Mai-Khanh, Daisuke Yamazaki and Tetsuya Iizuka,
    [Invited] ``140-GHz Energy-Efficient OOK Receiver using Self-Mixer-Based Power Detector in 65nm CMOS,''
    in Proceedings of IEEE International Conference on IC Design and Technology (ICICDT), Sep. 2022. [IEEE]
  • 78Zunsong Yang, Zule Xu, Masaru Osada and Tetsuya Iizuka,
    ``A 10-GHz Inductorless Cascaded PLL with Zero-ISF Subsampling Phase Detector Achieving −63-dBc Reference Spur, 175-fs RMS Jitter and −240-dB FOMjitter,''
    in IEEE Symposium on VLSI Technology and Circuits Digest of Technical Papers, Jun. 2022. [IEEE]
  • 77Ryoya Shibata, Zule Xu, Yasushi Hotta, Hitoshi Tabata and Tetsuya Iizuka,
    ``A Charge-Redistribution Multi-Bit Stochastic-Resonance ADC Enhancing SNDR for Weak Input Signal,''
    in Proceedings of IEEE International Symposium on Circuits and Systems (ISCAS), pp. 3224 - 3228, May 2022. [IEEE]
  • 76Zule Xu, Naoki Ojima, Shuowei Li and Tetsuya Iizuka,
    ``An All-Standard-Cell-Based Synthesizable SAR ADC with Nonlinearity-Compensated RDAC,''
    IEEE International Symposium on Circuits and Systems (ISCAS), May 2022.
  • 75Zolboo Byambadorj, Koji Asami, Takahiro J. Yamaguchi, Akio Higo, Masahiro Fujita and Tetsuya Iizuka,
    ``High-Precision Sub-Nyquist Sampling System Based on Modulated Wideband Converter for Communication Device Testing,''
    IEEE International Symposium on Integrated Circuits and Systems (ISICAS), Dec. 2021.
  • 74Hisashi Inoue, Ai Kitoh, Xiangyu Chen, Tetsuya Iizuka, Dror Miron, Lior Kornblum, Doo Seok Jeong and Isao H. Inoue,
    [Invited] ``Leaky-Integrator Neuron for Sporadic Spike Inputs,''
    International Conference on Memristive Materials, Devices & Systems (MEMRISYS), Nov. 2021.
  • 73Tetsuya Iizuka, Hao Xu and Asad A. Abidi
    [Invited] ``A Tutorial on Systematic Design of CMOS A/D Converters: Illustrated by a 10 b, 500 MS/s SAR ADC with 2 GHz RBW,''
    in Proceedings of IEEE European Solid-State Circuits Conference (ESSCIRC), Sep. 2021. [IEEE]
  • 72Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka and Kunihiro Asada
    [Invited] ``Shock-Wave Transceiver Integration for mm-Wave Active Sensing Applications,''
    in Proceedings of IEEE International Conference on IC Design and Technology (ICICDT), Sep. 2021. [IEEE]
  • 71Xiangyu Chen, Takeaki Yajima, Isao H. Inoue, Tetsuya Iizuka
    ``A Compact On-Chip Implementation of Leaky Integrate-and-Fire Neuron with Long and Tunable Time Constant Utilizing Pseudo Resistors,''
    in Extended Abstract of International Conference on Solid State Devices and Materials (SSDM), L-2-02, Sep. 2021.
  • 70Zule Xu, Masaru Osada and Tetsuya Iizuka,
    ``A 3.3-GHz 4.6-mW Fractional-N Type-II Hybrid Switched-Capacitor Sampling PLL Using CDAC-Embedded Digital Integral Path with -80-dBc Reference Spur,''
    in IEEE Symposium on VLSI Circuits Digest of Technical Papers, Jun. 2021. [IEEE]
  • 69Tetsuya Iizuka, Hao Xu and Asad A. Abidi
    [Invited] ``Nyquist A/D Converter Design in Four Days,''
    in IEEE Symposium on VLSI Circuits Workshop: Deep Analysis Can Compress the Time to Design Optimum Analog/Mixed-Signal Circuits, Jun. 2021.
  • 68Zolboo Byambadorj, Koji Asami, Takahiro J. Yamaguchi, Akio Higo, Masahiro Fujita and Tetsuya Iizuka,
    [Invited] ``Theoretical Analysis on Noise Performance of Modulated Wideband Converters for Analog Testing,''
    in Proceedings of IEEE Asian Test Symposium, Nov. 2020. [IEEE]
  • 67Daisuke Yamazaki, Takamichi Horikawa and Tetsuya Iizuka,
    ``A 140-GHz 14-dBm Power Amplifier using Power Combiner based on Symmetric Balun in 65-nm Bulk CMOS,''
    in Proceedings of IEEE International Symposium on Radio-Frequency Integration Technology (RFIT), pp. 93 - 95, Sep. 2020. [IEEE]
  • 66Masaru Osada, Zule Xu and Tetsuya Iizuka,
    ``A 3.2-to-3.8GHz Calibration-Free Harmonic-Mixer-Based Dual-Feedback Fractional-N PLL Achieving -66dBc Worst-Case In-Band Fractional Spur,''
    in IEEE Symposium on VLSI Circuits Digest of Technical Papers, Jun. 2020. [IEEE]
  • 65Naoki Ojima, Zule Xu and Tetsuya Iizuka,
    ``A 0.0053-mm2 6-Bit Fully-Standard-Cell-Based Synthesizable SAR ADC in 65nm CMOS,''
    in Proceedings of IEEE International New Circuits and Systems Conference (NEWCAS), Jun. 2019. [IEEE]
  • 64Tetsuya Iizuka and Kunihiro Asada,
    [Invited, Keynote] ``Time-Domain Approach for Analog Circuit Designs,''
    APSCIT 2019 International Conference for Leading and Young Computer Scientists (IC-LYCS), Mar. 2019.
  • 63Tetsuya Iizuka and Kunihiro Asada,
    [Invited] ``Time-Domain Approach for Analog Circuits: Fine-Resolution TDC and Quick-Start CDR Circuits,''
    in Proceedings of IEEE International Conference on Advanced Technologies for Communications (ATC), pp. 376 - 381, Oct. 2018. [IEEE]
  • 62Naoki Ojima, Toru Nakura, Tetsuya Iizuka, and Kunihiro Asada,
    ``A Synthesizable Digital Low-Dropout Regulator Based on Voltage-to-Time Conversion,''
    in Proceedings of 26th IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), Oct. 2018. [IEEE]
  • 61Parit Kanjanavirojkul, Nguyen Ngoc Mai-Khanh, Rimon Ikeno, Takahiro J. Yamaguchi, Tetsuya Iizuka, and Kunihiro Asada,
    ``A Consideration on LUT Linearization of Stochastic ADC in Sub-Ranging Architecture,''
    in Proceedings of IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), Aug. 2018. [IEEE]
  • 60Masahiro Kano, Toru Nakura, Tetsuya Iizuka, and Kunihiro Asada,
    ``A Triangular Active Charge Injection Scheme using a Resistive Current for Resonant Power Supply Noise Suppression,''
    in Proceedings of IEEE International Conference on Electronics, Circuits and Systems (ICECS), pp. 318 - 321, Dec. 2017. [IEEE]
  • 59Ryuichi Enomoto, Tetsuya Iizuka, Toru Nakura, and Kunihiro Asada,
    ``An Ultra-Wide-Range Fine-Resolution Two-Step Time-to-Digital Converter with Built-In Foreground Coarse Gain Calibration,''
    in Proceedings of IEEE International Conference on Electronics, Circuits and Systems (ICECS), pp. 231 - 234, Dec. 2017. [IEEE]
  • 58Takaaki Ito, Tetsuya Iizuka, Toru Nakura, and Kunihiro Asada,
    ``A 40-kS/s 16-bit Non-Binary SAR ADC in 0.18µm CMOS with Noise-Tunable Comparator,''
    in Proceedings of IEEE International Conference on Electronics, Circuits and Systems (ICECS), pp. 1 - 4, Dec. 2017. [IEEE]
  • 57Xiao Yang, Kai Xu, Tetsuya Iizuka, Toru Nakura, Hongbo Zhu, and Kunihiro Asada,
    ``A SPAD Array Sensor based on Breakdown Pixel Extraction Architecture with Background Readout for Scintillation Detector,''
    in Proceedings of IEEE Sensors 2017, pp. 525 - 527, Oct. 2017. [IEEE]
  • 56Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Shigeru Nakajima and Kunihiro Asada,
    [Invited] ``High-Sensitivity Micro-magnetic Probe for The Applications of Safety and Security,''
    in Proceedings of IEEE International Conference on Integrated Circuits, Design, and Verification (ICDV), Oct. 2017. [IEEE]
  • 55Parit Kanjanavirojkul, Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Toru Nakura and Kunihiro Asada,
    ``Impulse Signal Generator Based on Current-Mode Excitation and Transmission Line Resonator,''
    in Proceedings of IEEE International New Circuits and Systems Conference (NEWCAS), pp. 257 - 260, Jun. 2017. [IEEE]
  • 54Naoki Terao, Toru Nakura, Masahiro Ishida, Rimon Ikeno, Takashi Kusaka, Tetsuya Iizuka, and Kunihiro Asada,
    ``Extension of Power Supply Impedance Emulation Method on ATE for Multiple Power Domain,''
    in Proceedings of IEEE European Test Symposium (ETS), May. 2017. [IEEE]
  • 53Yuki Oda, Tetsuya Iizuka, Toru Nakura, Kunihiro Asada,
    ``Analysis of VLSI Power Supply Network based on Current Estimation through Magnetic Field Measurement,''
    in Proceedings of IEEE Sensors Applications Symposium (SAS), pp. 327 - 332, Mar. 2017. [IEEE]
  • 52Nguyen Ngoc Mai-Khanh, Shigeru Nakajima, Tetsuya Iizuka, Yoshio Mita, and Kunihiro Asada,
    ``Experimental Demonstration of Non-Destructive Detection of IGBT Fault Positions by Magnetic Sensor,''
    in Proceedings of IEEE Sensors Applications Symposium (SAS), pp. 70 - 73, Mar. 2017. [IEEE]
  • 51Kai Xu, Tetsuya Iizuka, Toru Nakura and Kunihiro Asada,
    ``High spatial resolution detection method for point light source in scintillator,''
    IS&T International Symposium on Electronic Imaging 2017, Computational Imaging XV, pp. 18 - 23, Jan. 2017. [DOI]
  • 50Parit Kanjanavirojkul, Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Toru Nakura and Kunihiro Asada,
    ``CMOS-on-Quartz Pulse Generator for Low Power Applications,''
    in Proceedings of IEEE Asia and South Pacific Design Automation Conference (ASP-DAC), pp. 29 - 30, Jan. 2017. [IEEE]
  • 49Xiao Yang, Hongbo Zhu, Toru Nakura, Tetsuya Iizuka and Kunihiro Asada,
    ``A 15 x 15 SPAD Array Sensor with Breakdown-Pixel-Extraction Architecture for Efficient Data Readout,''
    in Proceedings of IEEE Asia and South Pacific Design Automation Conference (ASP-DAC), pp. 23 - 24, Jan. 2017. [IEEE]
  • 48Masahiro Kano, Toru Nakura, Tetsuya Iizuka, and Kunihiro Asada,
    ``Resonant Power Supply Noise Reduction Using a Triangular Active Charge Injection,''
    in Proceedings of IEEE International Conference on Electronics, Circuits and Systems (ICECS), pp. 113 - 116, Dec. 2016. [IEEE]
  • 47Nguyen Ngoc Mai-Khanh, Rimon Ikeno, Takahiro Yamaguchi, Tetsuya Iizuka, and Kunihiro Asada,
    ``Experimental Demonstration of Stochastic Comparators for Fine Resolution ADC Without Calibration,''
    in Proceedings of IEEE International Conference on Electronics, Circuits and Systems (ICECS), pp. 29 - 32, Dec. 2016. [IEEE]
  • 46Toru Nakura, Naoki Terao, Masahiro Ishida, Rimon Ikeno, Takashi Kusaka, Tetsuya Iizuka, and Kunihiro Asada,
    ``Power Supply Impedance Emulation to Eliminate Overkills and Underkills due to the Impedance Difference between ATE and Customer Board,''
    in Proceedings of IEEE International Test Conference (ITC), Nov. 2016. [IEEE]
  • 45Tetsuya Iizuka, Takehisa Koga, Toru Nakura and Kunihiro Asada,
    ``A Fine-Resolution Pulse-Shrinking Time-to-Digital Converter with Completion Detection Utilizing Built-in Offset Pulse,''
    in IEEE Asian Solid-State Circuits Conference (A-SSCC) Proceedings of Technical Papers, pp. 313 - 316, Nov. 2016. [IEEE]
  • 44Tetsuya Iizuka, Norihito Tohge, Satoshi Miura, Yoshimichi Murakami, Toru Nakura and Kunihiro Asada,
    ``A 4-Cycle-Start-Up Reference-Clock-Less All-Digital Burst-Mode CDR Based on Cycle-Lock Gated-Oscillator with Frequency Tracking,''
    in Proceedings of IEEE European Solid-State Circuits Conference (ESSCIRC), pp. 301 - 304, Sep. 2016. [IEEE]
  • 43Takahiro Yamaguchi, Katsuhiko Degawa, Tetsuya Iizuka and Kunihiro Asada,
    ``Common Pitfalls in Application of a Threshold Detection Comparator to a Continuous-Time Level Crossing Quantization,''
    in Proceedings of IEEE International Mixed-Signal Testing Workshop (IMSTW), Jul. 2016. [IEEE]
  • 42Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, and Kunihiro Asada,
    ``A Damping Pulse Generator Based on Regenerated Trigger Switch,''
    in Proceedings of IEEE Radio Frequency Integrated Circuits Symposium (RFIC), pp. 11 - 14, May. 2016. [IEEE]
  • 41Parit Kanjanavirojkul, Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Toru Nakura and Kunihiro Asada,
    ``Analysis and Implementation of Quick-Start Pulse Generator by CMOS Flipped on Quartz Substrate,''
    in Proceedings of IEEE Radio Frequency Integrated Circuits Symposium (RFIC), pp. 3 - 6, May. 2016. [IEEE]
  • 40Tetsuya Iizuka and Asad A. Abidi,
    ``Sampling Circuits: Unified treatment of S/H, mixer, and sampling oscilloscope front-ends,''
    Tutorial Course in IEEE International Conference on Microelectronic Test Structures (ICMTS), Mar. 2016.
  • 39Md. Maruf Hossain, Tetsuya Iizuka, Toru Nakura and Kunihiro Asada,
    ``Analytical Design Optimization of Sub-Ranging ADC based on Stochastic Comparator,''
    in Proceedings of IEEE/ACM Design, Automation and Test in Europe (DATE), pp. 517 - 522, Mar. 2016. [IEEE]
  • 38Tomohiko Yano, Toru Nakura, Tetsuya Iizuka and Kunihiro Asada,
    ``A Calibration-Free Time Difference Accumulator Using Two Pulses Propagating on a Single Buffer Ring,''
    in IEEE Asian Solid-State Circuits Conference (A-SSCC) Proceedings of Technical Papers, pp. 145 - 148, Nov. 2015. [IEEE]
  • 37Takashi Toi, Toru Nakura, Tetsuya Iizuka and Kunihiro Asada,
    ``Tracking PVT variations of Pulse Width Controlled PLL using Variable-Length Ring Oscillator,''
    in Proceedings of IEEE Nordic Circuits and Systems Conference (NORCAS), Oct. 2015. [IEEE]
  • 36Xiao Yang, Hongbo Zhu, Toru Nakura, Tetsuya Iizuka and Kunihiro Asada,
    ``A CMOS SPAD Sensor Featuring Asynchronous Event-Extraction Readout Architecture for Faint Light Detection,''
    in Extended Abstract of International Conference on Solid State Devices and Materials (SSDM), F-1-4, Sept. 2015. [SSDM]
  • 35Xiao Yang, Hongbo Zhu, Toru Nakura, Tetsuya Iizuka and Kunihiro Asada,
    ``An Asynchronous Projection and Summation Circuit for In-Pixel Processing in Single Photon Avalanche Diode Sensors,''
    in Proceedings of IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), pp. 131--136, Apr. 2015. [IEEE]
  • 34Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Shigeru Nakajima, and Kunihiro Asada,
    ``Spacial Resolution Enhancement for Integrated Magnetic Probe by Two-Step Removal of Si-Substrate Beneath the Coil,''
    in Proceedings of IEEE 10th European Conference on Magnetic Sensors and Actuators (EMSA), Jul. 2014.
  • 33Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Akihiko Sasaki, Makoto Yamada, Osamu Morita, and Kunihiro Asada,
    ``High-Resolution Measurement of Magnetic Field Generated from Cryptographic LSIs,''
    in Proceedings of IEEE Sensors Applications Symposium (SAS), Feb. 2014. [IEEE]
  • 32Norihito Tohge, Toru Nakura, Tetsuya Iizuka, and Kunihiro Asada,
    ``A Pulse Width Controlled PLL and Its Automated Design Flow,''
    in Proceedings of IEEE International Conference on Electronics, Circuits and Systems (ICECS), Dec. 2013. [IEEE]
  • 31Tetsuya Iizuka, Satoshi Miura, Yohei Ishizone, Yoshimichi Murakami, and Kunihiro Asada,
    ``A True 4-Cycle Lock Reference-Less All-Digital Burst-Mode CDR Utilizing Coarse-Fine Phase Generator with Embedded TDC,''
    in Proceedings of IEEE Custom Integrated Circuits Conference (CICC), Sep. 2013. [IEEE]
  • 30Tetsuya Iizuka, Teruki Someya, Toru Nakura, and Kunihiro Asada,
    ``An All-Digital Time Difference Hold-and-Replication Circuit utilizing a Dual Pulse Ring Oscillator,''
    in Proceedings of IEEE Custom Integrated Circuits Conference (CICC), Sep. 2013. [IEEE]
  • 29Rimon Ikeno, Takashi Maruyama, Tetsuya Iizuka, Satoshi Komatsu, Makoto Ikeda, and Kunihiro Asada,
    ``A Structured Routing Architecture and its Design Methodology Suitable for High-throughput Electron Beam Direct Writing with Character Projection,''
    in Proceedings of ACM International Symposium on Physical Design (ISPD), pp. 69 - 76, Mar. 2013. [ACM]
  • 28Takashi Maruyama, Hiroshi Takita, Rimon Ikeno, Morimi Osawa, Yoshinori Kojima, Shinji Sugatani, Hiromi Hoshino, Toshio Hino, Masaru Ito, Tetsuya Iizuka, Satoshi Komatsu, Makoto Ikeda, and Kunihiro Asada,
    ``Practical Proof of CP Element Based Design for 14nm Node and Beyond,''
    in Proceedings of the SPIE Advanced Lithography (Alternative Lithographic Technologies V), vol. 8680, Feb. 2013. [SPIE]
  • 27Rimon Ikeno, Takashi Maruyama, Tetsuya Iizuka, Satoshi Komatsu, Makoto Ikeda, and Kunihiro Asada,
    ``High-throughput Electron Beam Direct Writing of VIA Layers by Character Projection using Character Sets Based on One-dimensional VIA Arrays with Area-efficient Stencil Design,''
    in Proceedings of IEEE Asia and South Pacific Design Automation Conference (ASP-DAC), pp. 255 - 260, Jan. 2013. [IEEE]
  • 26Toru Nakura, Tetsuya Iizuka, and Kunihiro Asada,
    ``Impact of All-Digital PLL on SoC Testing,''
    in Proceedings of the 21st IEEE Asian Test Symposium (ATS), pp. 252 - 257, Nov. 2012. [IEEE]
  • 25Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Makoto Yamada, Osamu Morita, and Kunihiro Asada,
    ``An Integrated High-Precision Probe System for Near-Field Magnetic Measurements on Cryptographic LSIs,''
    in Proceedings of IEEE Sensors 2012, pp. 2074 - 2077, Oct. 2012. [IEEE]
  • 24Toru Nakura, Yoshio Mita, Tetsuya Iizuka, and Kunihiro Asada,
    ``7.5Vmax Arbitrary Waveform Generator with 65nm Standard CMOS under 1.2V Supply Voltage,''
    in Proceedings of IEEE Custom Integrated Circuits Conference (CICC), Sep. 2012. [IEEE]
  • 23Kunihiro Asada, Toru Nakura, and Tetsuya Iizuka,
    [Invited] ``Review and Future Prospects on Time-Domain Analog Approach,''
    The second Solid-State Systems Symposium 2012 (4S-2012), Aug. 2012.
  • 22Makoto Ikeda, Tetsuya Iizuka, Satoshi Komatsu, Masahiro Sasaki, Toru Nakura, and Kunihiro Asada,
    ``Intelligent-PAD2.0: Platform for On-line SoC Health Condition Monitoring,''
    European Workshop on Microelectronics Education (EWME), May 2012.
  • 21Takashi Maruyama, Yasuhide Machida, Shinji Sugatani, Hiroshi Takita, Hiromi Hoshino, Toshio Hino, Masaru Ito, Akio Yamada, Tetsuya Iizuka, Satoshi Komatsu, Makoto Ikeda, and Kunihiro Asada,
    ``CP Element Based Design for 14nm Node EBDW High Volume Manufacturing,''
    in Proceedings of the SPIE Advanced Lithography (Alternative Lithographic Technologies IV), vol. 8323, Paper 8323-39, Feb. 2012. [SPIE]
  • 20Kazutoshi Kodama, Tetsuya Iizuka, and Kunihiro Asada,
    ``A High Frequency Resolution Digitally-Controlled Oscillator Using Single-Period Switching Scheme,''
    in Proceedings of IEEE European Solid-State Circuits Conference (ESSCIRC), pp. 399 - 402, Sep. 2011. [IEEE]
  • 19Tetsuya Iizuka and Kunihiro Asada,
    ``An All-Digital On-Chip PMOS and NMOS Process Variability Monitor Utilizing Shared Buffer Ring and Ring Oscillator,''
    in Proceedings of IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), pp. 115 - 120, Apr. 2011. [IEEE]
  • 18Jaehyun Jeong, Tetsuya Iizuka, Toru Nakura, Makoto Ikeda, and Kunihiro Asada,
    ``All-Digital PMOS and NMOS Process Variability Monitor Utilizing Buffer Ring with Pulse Counter,''
    in Proceedings of IEEE Asia and South Pacific Design Automation Conference (ASP-DAC), pp. 79 - 80, Jan. 2011. [IEEE]
  • 17Jaehyun Jeong, Tetsuya Iizuka, Toru Nakura, Makoto Ikeda, and Kunihiro Asada,
    ``A Robust Pulse Delay Circuit Utilizing a Differential Buffer Ring,''
    in Proceedings of IEEE International SoC Design Conference (ISOCC), pp. 272 - 275, Nov. 2010. [IEEE]
  • 16Tetsuya Iizuka, Jaehyun Jeong, Toru Nakura, Makoto Ikeda, and Kunihiro Asada,
    ``Buffer-Ring-Based All-Digital On-Chip Monitor for PMOS and NMOS Process Variability Measurement,''
    IEEE/ACM Workshop on Variability Modeling and Characterization (VMC), Nov. 2010.
  • 15Tetsuya Iizuka, Jaehyun Jeong, Toru Nakura, Makoto Ikeda, and Kunihiro Asada,
    ``All-Digital On-Chip Monitor for PMOS and NMOS Process Variability Measurement Utilizing Buffer Ring with Pulse Counter,''
    in Proceedings of IEEE European Solid-State Circuits Conference (ESSCIRC), pp. 182 - 185, Sep. 2010. [IEEE]
  • 14Shingo Mandai Tetsuya Iizuka, Toru Nakura, Makoto Ikeda, and Kunihiro Asada,
    ``Time-to-Digital Converter Based on Time Difference Amplifier with Non-Linearity Calibration,''
    in Proceedings of IEEE European Solid-State Circuits Conference (ESSCIRC), pp. 266 - 269, Sep. 2010. [IEEE]
  • 13Tetsuya Iizuka, Toru Nakura, and Kunihiro Asada,
    ``Buffer-Ring-Based All-Digital On-Chip Monitor for PMOS and NMOS Process Variability and Aging Effects,''
    in Proceedings of IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), pp. 167 - 172, Apr. 2010. [IEEE]
  • 12Tetsuya Iizuka, Daisuke Nakamura, Hiroaki Yoshida, Satoshi Komatsu, Masahiro Sasaki, Makoto Ikeda, and Kunihiro Asada,
    ``An SoC Platform with On-Chip Web Interface for In-Field Monitoring,''
    in Proceedings of IEEE International SoC Design Conference (ISOCC), pp. 208 - 211, Nov. 2009. [IEEE]
  • 11Hai Dinh Minh Pham, Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``Shot Minimization for Throughput Improvement of Character Projection Electron Beam Direct Writing,''
    in Proceedings of the SPIE Advanced Lithography (Emerging Lithographic Technologies XII), vol. 6921, pp. 69211U-69211U-10, Feb. 2008. [SPIE]
  • 10Kenichiro Kurihara, Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``Process Variation Aware Comprehensive Layout Synthesis for Yield Enhancement in Nano-Meter CMOS,''
    in Proceedings of IEEE International Conference on Electronics, Circuits and Systems (ICECS), pp. 1296 - 1299, Dec. 2007. [IEEE]
  • 9Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``OPC-Friendly De-Compaction with Timing Constraints for Standard Cell Layouts,''
    in Proceedings of IEEE International Symposium on Quality Electronic Design (ISQED), pp. 776 - 781, Mar. 2007. [IEEE]
  • 8Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``Timing-Driven Redundant Contact Insertion for Standard Cell Yield Enhancement,''
    in Proceedings of IEEE International Conference on Electronics, Circuits and Systems (ICECS), pp. 704 - 707, Dec. 2006. [IEEE]
  • 7Makoto Ikeda, Ruotong Zheng, Satoshi Komatsu, Masahiro Sasaki, Hiroaki Yoshida, Tetsuya Iizuka, Mohamed Abbas, and Kunihiro Asada,
    ``Intelligent-Pad: On-Chip Interactive Test Platform For SoC Design Education,''
    European Workshop on Microelectronics Education (EWME), Jun. 2006.
  • 6Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``Exact Minimum-Width Multi-Row Transistor Placement for Dual and Non-Dual CMOS Cells,''
    in Proceedings of IEEE International Symposium on Circuits and Systems (ISCAS), pp. 5431 - 5434, May 2006. [IEEE]
  • 5Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``Timing-Driven Cell Layout De-Compaction for Yield Optimization by Critical Area Minimization,''
    in Proceedings of IEEE/ACM Design, Automation and Test in Europe (DATE), pp. 884 - 889, Mar. 2006. [IEEE]
  • 4Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``Exact Minimum-Width Transistor Placement Without Dual Constraint for CMOS Cells,''
    in Proceedings of ACM Great Lakes Symposium on VLSI (GLSVLSI), pp. 74 - 77, Apr. 2005. [ACM]
  • 3Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``Exact Wiring Fault Minimization via Comprehensive Layout Synthesis for CMOS Logic Cells,''
    in Proceedings of IEEE International Symposium on Quality Electronic Design (ISQED), pp. 377 - 380, Mar. 2004. [IEEE]
  • 2Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada,
    ``High Speed Layout Synthesis for Minimum-Width CMOS Logic Cells via Boolean Satisfiability,''
    in Proceedings of IEEE Asia and South Pacific Design Automation Conference (ASP-DAC), pp.149 - 154, Jan. 2004. [IEEE]
  • 1Tetsuya Iizuka and Kunihiro Asada,
    ``An Exact Algorithm for Practical Routing Problems,''
    in Proceedings of the Third IEEE Asia-Pacific Conference on ASICs (AP-ASIC), pp.343 - 346, Aug. 2002. [IEEE]

国内学会

  • 68Ckristian Duran, Tetsuya Iizuka,
    ``FPGA Case of Study: Fast Prototyping Methodology for Mixed-Signal Modeling and Integration Based on Open-Source Tools,''
    情報処理学会 DAシンポジウム2023論文集, 2023年8月.
  • 67Haoming Zhang, Shuowei Li and Tetsuya Iizuka,
    ``Dynamic Circuit Characterization and Test Structures for its Timing Parameter Extraction,''
    電子情報通信学会 LSIとシステムのワークショップ2023, 2023年5月.
  • 66熊野 陽, 松岡 英, 根塚 智裕, 古田 善一, 飯塚 哲也,
    ``CLS-FIAを用いたサンプリングノイズキャンセル機構付き完全ダイナミック離散時間ΔΣADCとその測定評価,''
    電子情報通信学会 LSIとシステムのワークショップ2023, 2023年5月.
  • 65Zhenyu Cheng, Zunsong Yang, Yuyang Zhu, Md Shamim Sarker, Hiroyasu Yamahara, Munetoshi Seki, Hitoshi Tabata and Tetsuya Iizuka,
    ``Design of 1-5 GHz 2-Stage Noise-Cancelling Low-Noise Amplifier with gm-Boosting Technique for On-Chip Network Analyzer,''
    電子情報通信学会 LSIとシステムのワークショップ2023, 2023年5月.
  • 64Yuyang Zhu, Zunsong Yang, Zhenyu Cheng, Md Shamim Sarker, Hiroyasu Yamahara, Munetoshi Seki, Hitoshi Tabata and Tetsuya Iizuka
    ``Design of 1-5GHz Phase Interpolator and Lock-in Amplifier for On-Chip Network Analyzer,''
    電子情報通信学会 LSIとシステムのワークショップ2023, 2023年5月.
  • 63竹中 理太郎, 飯塚 哲也, Asad A. Abidi,
    ``FD-SOIプロセスを用いた10-bit 4GS/sタイムインターリーブ型アナログ・デジタル変換回路の設計,''
    電子情報通信学会 LSIとシステムのワークショップ2023, 2023年5月.
  • 62Sheng Guo, Zolboo Byambadorj, Ryogo Koike, Koji Asami, Nguyen Ngoc Mai-Khanh, Akio Higo, Masahiro Fujita and Tetsuya Iizuka,
    ``ミリ波アンテナ遠方界放射再構築ための近傍界シミュレーションプラットフォーム,''
    電気学会 全国大会, 1-015, 2023年3月.
  • 61Haochen Yuan, Anne-Claire Eiler, Shun Yasunaga, Motohiko Ezawa, Yoshio Mita and Tetsuya Iizuka,
    ``Measurement Investigation of Si Substrate Impact on On-Chip Resonance Circuits,''
    電子情報通信学会 総合大会, C-12-25, 2023年3月.
  • 60堀川 貴道, 加納 創太, 飯塚 哲也,
    ``SiGe BiCMOS 130nmプロセスを用いた300GHz帯電力増幅回路の設計,''
    電子情報通信学会 総合大会, C-12-26, 2023年3月.
  • 59岩下僚我, 徐祖楽, 長田将, 柴田凌弥, 熊野陽, 飯塚哲也,
    ``帯域内位相雑音の低減に向けた3次MASH型ΔΣFDCに基づくデジタル位相同期回路の設計,''
    電子情報通信学会 技術研究報告, 2022年11月.
  • 58飯塚 哲也,
    [招待講演] ``ソフトウェア無線のための広帯域受信機向け集積回路技術,''
    電子情報通信学会 ソサイエティ大会, BI-12-3, 2022年9月.
  • 57徐 祖楽, 長田 将, 飯塚 哲也,
    [招待講演] ``A 3.3-GHz 4.6-mW Fractional-N Type-II Hybrid Switched-Capacitor Sampling PLL Using CDAC-Embedded Digital Integral Path with −80-dBc Reference Spur,''
    電子情報通信学会 技術研究報告, 2022年8月.
  • 56大塚 日嵩, 石田 雅裕, 名倉 徹, 肥後 昭男, 飯塚 哲也,
    ``VLSI自動テスト装置への応用に向けた高精度ピン間スキュー検出回路の設計と評価,''
    電子情報通信学会 LSIとシステムのワークショップ2022, 2022年5月.
  • 55加納 創太, 飯塚 哲也,
    ``伝送線路によるステージ間整合を応用したSiGe 130nmプロセスによる150GHz発振器の設計,''
    電子情報通信学会 LSIとシステムのワークショップ2022, 2022年5月.
  • 54飯塚 哲也, Hao Xu, Asad Abidi,
    [招待講演] ``CMOS A/D 変換回路のシステマティック設計手法,''
    電子情報通信学会 総合大会, TK-2-3, 2022年3月.
  • 53松岡 英, 根塚 智裕, 飯塚 哲也,
    ``閉ループダイナミックFIAを用いた低電力デルタシグマアナログ-デジタル変換器,''
    電子情報通信学会 LSIとシステムのワークショップ2021, 2021年5月.
  • 52陳 翔宇, 矢嶋 赳彬, 飯塚 哲也,
    ``Leaky Integrate-and-Fire Neuron Circuit with Long and Tunable Time Constant Utilizing Pseudo Resistors,''
    電子情報通信学会 LSIとシステムのワークショップ2021, 2021年5月.
  • 51長田 将, 徐 祖楽, 飯塚 哲也,
    ``低位相雑音かつ低スプリアストーンを達成する高調波ミキサを用いた二重フィードバック型フラクショナルN位相同期回路,''
    電子情報通信学会 総合大会論文集, C-12-11, 2021年3月.
  • 50Shuowei Li, Zule Xu, Tetsuya Iizuka,
    ``Analysis of Strong-ARM Comparator with Offset Calibration Using Auxiliary Pair,''
    電子情報通信学会 総合大会論文集, C-12-7, 2021年3月.
  • 49留河 友貴, 飯塚 哲也, 田畑 仁, 堀田 育志,
    ``非線形双安定系加算ネットワークのASIC実装,''
    電子情報通信学会 ソサイエティ大会論文集, A-1-3, 2020年9月.
  • 48松岡 英, 根塚 智裕, 飯塚 哲也,
    ``サイクリックアシスト型 1-0 MASH ADCにおける性能低下要因の解析,''
    電子情報通信学会 総合大会論文集, C-12-3, 2020年3月.
  • 47高橋 奈悟, 藤田 悠介, 三浦 賢, 飯塚 哲也,
    ``注入タイミング制御を用いた遠端クロストーク低減機能をもつ16Gb/s差動送信器,''
    電子情報通信学会 技術研究報告, vol. 119, no. 284, pp. 65 - 70, 2019年11月.
  • 46山﨑 大輔, 大槻 宜孝, 原 崇文, Nguyen Ngoc Mai-Khanh, 飯塚 哲也,
    ``スイッチ型および増幅型ステージを用いた高アイソレーションかつ低損失なDバンドOOK変調器の実装,''
    電子情報通信学会 LSIとシステムのワークショップ2019, 2019年5月.
  • 45王 璟, 飯塚 哲也, 名倉 徹,
    ``自動配置配線を用いた高速起動パルス幅制御PLL 回路の設計と性能比較,''
    電子情報通信学会 総合大会論文集, C-12-6, 2019年3月.
  • 44大槻 宜孝, 山﨑 大輔, マイカーン グエンコック, 飯塚 哲也,
    ``周波数2逓倍器を用いた小面積かつ低電力な140GHz電圧制御発振器の設計,''
    電子情報通信学会 技術研究報告, vol. 118, no. 374, pp. 83 - 88, 2018年12月.
  • 43Jihao Tu, Toru Nakura, Tetsuya Iizuka, Kunihiro Asada,
    ``Area, Power and Jitter Consideration of PWPLL,''
    電子情報通信学会 総合大会, A-6-5, 2018年3月.
  • 42杉山 泰基, 飯塚 哲也, 山口 隆弘, 名倉 徹, 浅田 邦博,
    ``統計的コンパレータを用いたレベルクロス検出手法の性能解析,''
    電子情報通信学会 技術研究報告, vol. 117, no. 343, pp. 15 - 20, 2017年12月.
  • 41伊藤 貴亮, 飯塚 哲也, 名倉 徹, 浅田 邦博,
    ``ノイズ可変比較器を用いたノンバイナリ逐次比較型アナログ-デジタル変換器の設計,''
    電子情報通信学会 技術研究報告, vol. 117, no. 343, pp. 9 - 13, 2017年12月.
  • 40陳 明翰, 飯塚 哲也, 名倉 徹, 浅田 邦博,
    ``遅延制御バッファにより周波数追従範囲を拡大した高速起動完全デジタルCDR回路の設計,''
    電子情報通信学会 技術研究報告, vol. 117, no. 343, pp. 3 - 8, 2017年12月.
  • 39中里 徳彦, 飯塚 哲也, 名倉 徹, 浅田 邦博,
    ``オールパスフィルターを用いた遠端クロストーク低減手法,''
    電子情報通信学会 ソサイエティ大会論文集, C-12-10, 2017年9月.
  • 38伊藤 貴亮, 飯塚 哲也, 名倉 徹, 浅田 邦博,
    ``サンプルホールド回路における非線形歪みの測定手法,''
    電子情報通信学会 ソサイエティ大会論文集, C-12-3, 2017年9月.
  • 37寺尾 直樹, 名倉 徹, 石田 雅裕, 池野 理門, 日下 崇, 飯塚 哲也, 浅田 邦博,
    ``LSIテストに向けた電源インピーダンス模擬,''
    電子情報通信学会 総合大会論文集, A-1-3, 2017年3月.
  • 36Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Shigeru Nakajima, and Kunihiro Asada,
    ``Integrated Sensor with Nano-Tesla Sensitivity for Non-Invasively Detecting Fault Positions on IGBT Chips,''
    第36回ナノテスティングシンポジウム, 2016年11月
  • 35Xiao Yang, Toru Nakura, Tetsuya Iizuka, and Kunihiro Asada,
    ``A 31x31 SPAD Array Sensor with Variable Readout Time for Scintillation Light Detection,''
    電子情報通信学会 ソサイエティ大会論文集, C-12-11, 2016年9月.
  • 34Parit Kanjanavirojkul, Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Toru Nakura, and Kunihiro Asada,
    ``Microwave Pulse Generator based on Current-Mode Trigger and On-Quartz Transmission Line,''
    電子情報通信学会 ソサイエティ大会論文集, C-2-26, 2016年9月.
  • 33Kai Xu, Tetsuya Iizuka, Toru Nakura, and Kunihiro Asada,
    ``Fine-Resolution Light Source Position Estimation Method for Scintillation Detector,''
    電子情報通信学会 ソサイエティ大会論文集, B-20-28, 2016年9月.
  • 32織田 勇冴, 飯塚 哲也, 名倉 徹, 浅田 邦博,
    ``表面磁界観測による電流推定を用いた集積回路の電源網解析,''
    情報処理学会 DAシンポジウム2016論文集, 2016年9月.
  • 31楊 驍, 朱 弘博, 名倉 徹, 飯塚 哲也, 浅田 邦博,
    ``A 15 x 15 Single Photon Avalanche Diode Sensor Featuring Breakdown Pixels Extraction Architecture for Efficient Data Readout,''
    電子情報通信学会 LSIとシステムのワークショップ2016, 2016年5月.
  • 30都井 敬, 名倉 徹, 飯塚 哲也, 浅田 邦博,
    ``Hill-Climbing法を用いたパルス幅制御PLLのPVTばらつきへの自動適応,''
    電子情報通信学会 技術研究報告, vol. 115, no. 343, pp. 135 - 140, 2015年12月.
  • 29矢野 智比古, 名倉 徹, 飯塚 哲也, 浅田 邦博,
    ``バッファリングを利用した出力ドリフト補正が不要な時間領域アナログ信号積分器,''
    電子情報通信学会 技術研究報告, vol. 115, no. 343, pp. 129 - 134, 2015年12月.
  • 28モハンマド マルフ ホサイン, 飯塚 哲也, 名倉 徹, 浅田 邦博,
    ``統計的コンパレータを用いたアナログ-ディジタル変換回路の性能解析,''
    電子情報通信学会 技術研究報告, vol. 115, no. 343, pp. 123 - 128, 2015年12月.
  • 27峠 仁人, 飯塚 哲也, 名倉 徹, 三浦 賢, 村上 芳道, 浅田 邦博,
    ``フラクショナル位相選択法によりジッタ特性を改善した高速起動完全デジタルCDR回路の設計,''
    電子情報通信学会 技術研究報告, vol. 115, no. 340, pp. 17 - 22, 2015年12月.
  • 26古賀 丈尚, 飯塚 哲也, 名倉 徹, 浅田 邦博,
    ``高分解能パルス縮小型時間-デジタル変換器の設計,''
    電子情報通信学会 技術研究報告, vol. 115, no. 270, pp. 13 - 18, 2015年10月.
  • 25Parit Kanjanavirojkul, Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Toru Nakura, and Kunihiro Asada,
    ``A Transmission Line Based Pulse Generator on 0.18-um CMOS over Quartz Substrate,''
    電子情報通信学会 ソサイエティ大会論文集, C-2-4, 2015年9月.
  • 24飯塚 哲也 and Asad A. Abidi,
    [招待講演] ``サンプリング回路 − FET-R-C回路の動作解析とサンプリング型ミキサへの応用 −,''
    第41回アナログRF研究会, 2015年7月.
  • 23森 一倫, 名倉 徹, 飯塚 哲也, 浅田 邦博,
    ``NBTIの周波数依存性を利用した劣化過渡解析の高速化手法,''
    電子情報通信学会 総合大会論文集, A-2-29, 2015年3月.
  • 22森 一倫, 名倉 徹, 飯塚 哲也, 浅田 邦博,
    ``論理シミュレーションにもとづいたNBTI劣化過渡解析の高速化手法,''
    電子情報通信学会 技術研究報告, vol. 114, no. 345, pp. 141 - 145, 2014年12月.
  • 21Kevin Ngari Muriithi, 飯塚 哲也, 名倉 徹, 浅田 邦博,
    ``Effect of CMOS Device Scaling on Time-domain and Voltage-domain Dynamic Range,''
    電子情報通信学会 ソサイエティ大会論文集, C-12-40, 2013年9月.
  • 20中村 陽二, 飯塚 哲也, 浅田 邦博,
    ``LSIセキュリティ対策のための集積回路の表面磁界分布からの動作状態推定,''
    情報処理学会 DAシンポジウム2013論文集, pp. 151 - 156, 2013年8月.
  • 19久保田 透, 名倉 徹, 飯塚 哲也, 浅田 邦博,
    ``単一光子アバランシェダイオードアレイを用いたシンチレータ内の発光軌跡観測,''
    電子情報通信学会 総合大会論文集, C-1-18, 2013年3月.
  • 18王 楠, 飯塚 哲也, 浅田 邦博,
    ``Modeling of Chip Surface Magnetic Field for Active Probe Scanning System,''
    電子情報通信学会 総合大会論文集, C-12-4, 2013年3月.
  • 17齊藤 総, 名倉 徹, 飯塚 哲也, 浅田 邦博,
    ``動的電源電圧制御におけるアクティブチャージシェアリングを用いた電源共振ノイズの低減,''
    電子情報通信学会 ソサイエティ大会論文集, C-12-41, 2012年9月.
  • 16池野 理門, 丸山 隆司, 飯塚 哲也, 小松 聡, 浅田 邦博,
    ``キャラクタプロジェクションによる電子ビーム直描技術におけるビア層のスループット向上と ステンシル面積削減のための配線設計およびキャラクタ抽出,''
    情報処理学会 DAシンポジウム2012論文集, 2012年8月.
  • 15児玉 和俊, 飯塚 哲也, 名倉 徹, 浅田 邦博,
    ``制御信号の周期内切替によるデジタル制御発振器の高解像度化,''
    電子情報通信学会 LSIとシステムのワークショップ2012, 2012年5月.
  • 14飯塚 哲也, 浅田 邦博,
    ``リング型バッファチェインとリングオシレータの共有構造を用いた完全デジタル型PMOS/NMOSプロセスばらつきモニタ回路,''
    電子情報通信学会 技術研究報告, vol. 111, no. 151, pp. 63 - 68, 2011年7月.
  • 13程 在鉉, 飯塚 哲也, 名倉 徹, 池田 誠, 浅田 邦博,
    ``小面積ディジタルプロセスばらつきモニタの特性評価,''
    電子情報通信学会 ソサイエティ大会論文集, C-12-23, p. 84, 2010年9月.
  • 12飯塚 哲也, 名倉 徹, 浅田 邦博,
    ``PMOS/NMOSのプロセスばらつきを独立に検出するためのリング型バッファチェインを用いたオンチップモニタ,''
    電子情報通信学会 技術研究報告, vol. 110, no. 140, pp. 15 - 20, 2010年7月.
  • 11程 在鉉, 飯塚 哲也, 名倉 徹, 池田 誠, 浅田 邦博,
    ``インバータチェーンを用いたパルス幅メモリ,''
    電子情報通信学会 総合大会論文集, C-12-39, p. 116, 2010年3月.
  • 10ファン ハイ ディン ミン, 飯塚 哲也, 池田 誠, 浅田 邦博,
    ``キャラクタプロジェクションによる電子ビーム直描画技術におけるショット削減手法,''
    電子情報通信学会 ソサイエティ大会論文集, A-3-12, p. 56, 2007年9月.
  • 9栗原 健一郎, 飯塚 哲也, 池田 誠, 浅田 邦博,
    ``セルレイアウトに対する光学パターン転写工程のばらつき耐性評価,''
    電子情報通信学会 ソサイエティ大会論文集, A-3-15, p. 59, 2007年9月.
  • 8飯塚 哲也, 池田 誠, 浅田 邦博,
    ``非双対型CMOS回路に対応した複数列最小幅トランジスタ配置手法,''
    電子情報通信学会 ソサイエティ大会論文集, A-3-20, p. 64, 2006年9月.
  • 7飯塚 哲也, 池田 誠, 浅田 邦博,
    ``セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法,''
    電子情報通信学会 技術研究報告, vol. 105, no. 442, pp. 79 - 84, 2005年12月.
  • 6飯塚 哲也, 池田 誠, 浅田 邦博,
    ``任意回路構造に対する最小幅トランジスタ配置のための計算量削減手法,''
    情報処理学会 DAシンポジウム2005論文集, pp. 121 - 126, 2005年8月.
  • 5飯塚 哲也, 吉田 浩章, 池田 誠, 浅田 邦博,
    ``充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法,''
    電子情報通信学会 技術研究報告, vol. 104, no. 478, pp. 1 - 6, 2004年12月.
  • 4飯塚 哲也, 池田 誠, 浅田 邦博,
    ``論理制約式を用いた最小幅トランジスタ配置手法の非相補型回路への拡張,''
    情報処理学会 DAシンポジウム2004論文集, pp. 121 - 126, 2004年7月.
  • 3飯塚 哲也, 池田 誠, 浅田 邦博,
    ``CMOS論理セルレイアウトの網羅的生成による製造時の配線欠陥最小化手法,''
    電子情報通信学会 技術研究報告, vol. 103, no. 476, pp. 157 - 161, 2003年11月.
  • 2飯塚 哲也, 池田 誠, 浅田 邦博,
    ``充足可能性判定を用いたセル生成手法,''
    情報処理学会 DAシンポジウム2003論文集, pp. 139 - 144, 2003年7月.
  • 1飯塚 哲也, 池田 誠, 浅田 邦博,
    ``VLSIの配線パターンの網羅的生成手法,''
    電子情報通信学会 ソサイエティ大会論文集, A-3-6, p. 61, 2002年9月.

その他の講演

  • 8Zunsong Yang, Zule Xu, Masaru Osada and Tetsuya Iizuka,
    ``A 10-GHz Inductorless Cascaded PLL with Zero-ISF Subsampling Phase Detector Achieving −63-dBc Reference Spur, 175-fs RMS Jitter and −240-dB FOMjitter,''
    2022 Symposia on VLSI Technology and Circuits国内報告会, Jul. 2022.
  • 7Tetsuya Iizuka, Naoki Ojima, Zule Xu, Toru Nakura and Kunihiro Asada
    ``Standard-Cell-Based Analog Building Blocks for Synthesizable Design,''
    UTokyo-NTU Joint Conference 2019, The University of Tokyo, Dec. 2019.
  • 6Tetsuya Iizuka,
    ``Time-Domain Circuit Designs,''
    JICA-MJEED Invited Talk, National University of Mongolia, Aug. 2016.
  • 5Tetsuya Iizuka and Asad A. Abidi,
    ``Sampling Circuits: Unified treatment of S/H, mixer and sampling oscilloscope font-ends,''
    JICA-MJEED Invited Talk, National University of Mongolia, Aug. 2016.
  • 4Tetsuya Iizuka and Asad A. Abidi,
    ``FET-R-C Circuits: A Unified Treatment,''
    The 10th VDEC D2T Symposium, Aug. 2015.
  • 3Asad A. Abidi and Tetsuya Iizuka,
    `Sampling Circuits: Unified treatment that describes sampling oscilloscope font-ends,''
    IEEE Solid-State Circuits Society Japan Chapter Seminar, Jun. 2015.
  • 2Asad A. Abidi and Tetsuya Iizuka,
    ``A Single-Transistor Circuit: A (Single) FET-R-C Circuit and Its Many Uses,''
    IEEE Solid-State Circuits Conference (ISSCC), Evening Panel Session, Feb. 2015.
  • 1Asad A. Abidi and Tetsuya Iizuka,
    ``Sampling Circuits: A Comprehensive View of Gain, Bandwidth, and Noise That Informs Applications,''
    IEEE Solid-State Circuits Society Japan Chapter Seminar, Aug. 2014.

受 賞

  • 39第13回 d.lab-VDECデザインアワード 優秀賞
    李 爍煒, ``インバータセルによるCDACに基づくスタンダードセルベース逐次比較型A/D変換回路,'' 2023年9月.
  • 38優秀ポスター賞(学生部門)
    Haoming Zhang, Shuowei Li and Tetsuya Iizuka,
    ``Dynamic Circuit Characterization and Test Structures for its Timing Parameter Extraction,''
    電子情報通信学会 LSIとシステムのワークショップ2023, 2023年5月.
  • 37令和4年度 電気電子工学科 学科長特別賞
    竹中 理太郎, ``FD-SOIプロセスを用いたタイムインターリーブ型アナログ-デジタル変換回路の設計,'' 2023年3月.
  • 36令和4年度 優秀卒業論文賞
    竹中 理太郎, ``FD-SOIプロセスを用いたタイムインターリーブ型アナログ-デジタル変換回路の設計,'' 2023年3月.
  • 35一般財団法人総合研究奨励会 令和3年度 工学研究顕彰
    ビャムバドルジ ゾルボー.
  • 34第12回 d.lab-VDECデザインアワード 奨励賞
    長田 将, ``高調波ミキサに基づく二重フィードバックおよび高OSR-ΔΣ 変調器と位相領域 フィルタを用いたインダクタレスなフラクショナルN位相同期回路,'' 2022年9月.
  • 33IEEE SSCS Kansai Chapter Academic Research Award
    加納 創太, 飯塚 哲也,
    ``伝送線路によるステージ間整合を応用したSiGe 130nmプロセスによる150GHz発振器の設計,''
    電子情報通信学会 LSIとシステムのワークショップ2022, 2022年5月.
  • 32令和3年度 工学部長賞
    加納 創太, 2022年3月.
  • 31令和3年度 優秀卒業論文賞
    加納 創太, ``伝送線路によるステージ間整合を用いたミリ波帯発振器の動作周波数拡張,'' 2022年3月.
  • 30令和3年度 優秀修士論文賞
    松岡 英, ``閉ループフローティングインバータ増幅器を用いた完全ダイナミック離散時間ΔΣ型A/D変換器,'' 2022年3月.
  • 29第11回 d.lab-VDECデザインアワード 優秀賞
    松岡 英, ``閉ループ二段カスコードFIAを用いた完全ダイナミック型離散時間デルタシグマA/D変換器,'' 2021年9月.
  • 28令和2年度 優秀博士論文賞
    Zolboo Byambadorj, ``Analysis and Calibration Techniques of Modulated Wideband Converter for High-Precision Sub-Nyquist Sampling System,'' 2021年3月.
  • 27令和2年度 優秀修士論文賞
    長田 将, ``Low-Phase-Noise and Low-Spur Fractional-N Frequency Synthesizers Employing Harmonic-Mixer-Based Feedback,'' 2021年3月.
  • 26第10回 d.lab-VDECデザインアワード 優秀賞
    長田 将, ``低位相雑音かつ低スプリアストーンを達成する高調波ミキサを用いた二重フィードバック型フラクショナルN位相同期回路,'' 2020年9月.
  • 25第10回 d.lab-VDECデザインアワード 優秀賞
    小島 尚輝, ``スタンダードセルを用いて自動合成可能な逐次比較型A/D変換器,'' 2020年9月.
  • 24令和元年度 優秀修士論文賞
    山﨑 大輔, ``Dバンド送信機向け高アイソレーション・高出力パワーOOK変調器,'' 2020年3月.
  • 23(社) 電子情報通信学会デザインガイア2019 学生ポスター賞
    高橋 奈悟, 藤田 悠介, 三浦 賢, 飯塚 哲也,
    ``注入タイミング制御を用いた遠端クロストーク低減機能をもつ16Gb/s差動送信器,''
    電子情報通信学会 技術研究報告, vol. 119, no. 284, pp. 65 - 70, 2019年11月.
  • 22(財)船井情報科学振興財団 第18回 船井学術賞
    飯塚 哲也, ''時間領域信号処理による高精度・高効率集積回路設計技術に関する研究,'' [Link]
  • 21(社)電子情報通信学会 2018年度エレクトロニクスソサイエティ活動功労表彰
    飯塚 哲也, ``ELEX 編集幹事としての貢献,'' [Link]
  • 202018年東京大学工学部ベストティーチングアワード
    飯塚 哲也 [Link]
  • 19平成30年度愛知県若手研究者イノベーション創出奨励事業 第13回わかしゃち奨励賞 応用研究部門 最優秀賞
    飯塚 哲也, ``高信頼ハードウェアのための高精度磁界計測・解析技術開発,'' [Link]
  • 18(財)丸文財団 第21回 丸文研究奨励賞
    飯塚 哲也, ``時間モードによる高精度信号処理集積回路の研究,'' [Link]
  • 17Ned Kornfield Best Paper Award
    Toru Nakura, Naoki Terao, Masahiro Ishida, Rimon Ikeno, Takashi Kusaka, Tetsuya Iizuka, and Kunihiro Asada,
    ``Power Supply Impedance Emulation to Eliminate Overkills and Underkills due to the Impedance Difference between ATE and Customer Board,''
    in Proceedings of IEEE International Test Conference (ITC), Nov. 2016.[Link]
  • 16平成28年度 工学部長賞・優秀卒業論文賞
    加賀谷 司, ``パルス幅制御位相同期回路の高速起動手法,'' 2017年3月.
  • 15ReSMIQ Best Student Paper Award
    Parit Kanjanavirojkul, Nguyen Ngoc Mai-Khanh, Tetsuya Iizuka, Toru Nakura and Kunihiro Asada,
    ``Impulse Signal Generator Based on Current-Mode Excitation and Transmission Line Resonator,''
    in Proceedings of IEEE International New Circuits and Systems Conference (NEWCAS), pp. 257 - 260, Jun. 2017.
  • 14平成28年度電子情報通信学会エレクトロニクスソサイエティ優秀学生修了表彰
    許 鍇
  • 13Student Travel Grant Award
    Yuki Oda, Tetsuya Iizuka, Toru Nakura, and Kunihiro Asada,
    ``Analysis of VLSI Power Supply Network based on Current Estimation through Magnetic Field Measurement,''
    in Proceedings of IEEE Sensors Applications Symposium (SAS), pp. 327 - 332, Mar. 2017.
  • 12(社) 情報処理学会 システムLSI設計技術研究会 優秀発表学生賞
    織田 勇冴, 飯塚 哲也, 名倉 徹, 浅田 邦博, ``表面磁界観測による電流推定を用いた集積回路の電源網解析,''
    情報処理学会 DAシンポジウム2016論文集, 2016年9月.
  • 11平成27年度 学科長特別賞
    寺尾 直樹, ``インピーダンス模擬機能をもつLSIテスタ用電源回路の設計,'' 2016年3月.
  • 10(社) 電子情報通信学会 集積回路研究会 研究会優秀若手講演賞
    峠 仁人, 飯塚 哲也, 名倉 徹, 三浦 賢, 村上 芳道, 浅田 邦博,
    ``フラクショナル位相選択法によりジッタ特性を改善した高速起動完全デジタルCDR回路の設計,''
    電子情報通信学会 技術研究報告, vol. 115, no. 340, pp. 17 - 22, 2015年12月.
  • 9(社) 情報処理学会 コンピュータサイエンス領域奨励賞
    中村 陽二, 飯塚 哲也, 浅田 邦博, ``LSIセキュリティ対策のための集積回路の表面磁界分布からの動作状態推定,''
    情報処理学会 DAシンポジウム2013論文集, pp. 151 - 156, 2013年8月.
  • 8(社) 情報処理学会 システムLSI設計技術研究会 優秀発表学生賞
    中村 陽二, 飯塚 哲也, 浅田 邦博, ``LSIセキュリティ対策のための集積回路の表面磁界分布からの動作状態推定,''
    情報処理学会 DAシンポジウム2013論文集, pp. 151 - 156, 2013年8月.
  • 7(社) 情報処理学会 山下記念研究賞
    飯塚 哲也, 池田 誠, 浅田 邦博, ``任意回路構造に対する最小幅トランジスタ配置のための計算量削減手法,''
    情報処理学会 DAシンポジウム2005論文集, pp. 121 - 126, 2005年8月.
  • 6Best Student Paper Award
    Tetsuya Iizuka, Makoto Ikeda, and Kunihiro Asada, ``Timing-Driven Redundant Contact Insertion for Standard Cell Yield Enhancement,''
    in Proceedings of IEEE International Conference on Electronics, Circuits and Systems (ICECS), pp. 704 - 707, Dec. 2006.
  • 5日経BP主催 第8回 LSI IP デザイン・アワード 完成表彰部門 IP賞
    飯塚 哲也, 池田 誠, 浅田 邦博, ``歩留まり最適化のためのスタンダードセルレイアウトIP自動生成システム''
  • 4(社) 情報処理学会 システムLSI設計技術研究会 優秀論文賞
    飯塚 哲也, 池田 誠, 浅田 邦博, ``論理制約式を用いた最小幅トランジスタ配置手法の非相補型回路への拡張,''
    情報処理学会 DAシンポジウム2004論文集, pp. 121 - 126, 2004年7月.
  • 3日経BP主催 第7回 LSI IP デザイン・アワード 開発助成部門 開発奨励賞
    飯塚 哲也, 池田 誠, 浅田 邦博, ``歩留まり最適化のためのCMOS論理セルレイアウトIP生成システム''
  • 2(財) 電気・電子情報学術振興財団 猪瀬学術奨励賞
    飯塚 哲也
  • 1(社) 電子情報通信学会 学術奨励賞
    飯塚 哲也, 池田 誠, 浅田 邦博, ``VLSIの配線パターンの網羅的生成手法,''
    電子情報通信学会 ソサイエティ大会論文集, A-3-6, p. 61, 2002年9月.

著 書

特 許

  • 19飯塚 哲也, 徐 祖楽, 楊 尊松
    ``位相同期回路およびそれを用いたカスケード位相同期回路,''
    特願2023-008347.
  • 18飯塚 哲也, 松岡英, 根塚智裕, 中村邦彦
    ``変調器,''
    特願2022-195643.
  • 17飯塚 哲也, 柴田 凌弥
    ``A/Dコンバータ、アナログ/デジタル変換方法,''
    特願2022-185120.
  • 16浅見 幸司, 飯塚 哲也, グエン ゴック マイカーン, 肥後 昭男, ビャムバドルジ ゾルボー
    ``2面GNDによるサンドイッチ構造を持つ近傍界測定用アンテナおよびアンテナアレイ,''
    米国特許出願番号63/432705, 国際出願番号PCT/JP2023/007439.
  • 15飯塚 哲也, 矢嶋 赳彬, 井上 悠
    ``モジュール回路、及びレザバー回路,''
    特願2021-198579.
  • 14浅見 幸司, 飯塚 哲也, ビャムバドルジ ゾルボー
    ``較正装置、変換装置、較正方法、および較正プログラム,''
    米国特許出願番号17/211766, 特願2021-163815, 特開2023-054868.
  • 13浅見 幸司, 飯塚 哲也, ビャムバドルジ ゾルボー
    ``圧縮センシング回路向けキャリブレーション技術,''
    特願2020-76379, 特開2021-173590, 米国特許11290197B2.
  • 12飯塚 哲也, 徐 祖楽, 長田 将
    ``フラクショナル位相同期回路および位相同期回路装置,''
    特願2019-192731, 国際出願番号PCT/JP2020/026776.
  • 11飯塚 哲也, 高橋 奈悟, 中里 徳彦, 藤田 悠介, 三浦 賢
    ``クロストーク・キャンセル回路、送信装置および送受信システム,''
    特願2019-152624, 特開2021-034856, 特許7320255, 米国特許11394376.
  • 10飯塚 哲也, 峠 仁人, 名倉 徹, 浅田 邦博, 三浦 賢, 村上 芳道
    ``クロック生成装置およびクロックデータ復元装置,''
    特願2016-009903, 特開2017-130838, 特許6604859, 米国特許9887830B2.
  • 9飯塚 哲也, 古賀 丈尚, 名倉 徹, 浅田 邦博
    ``時間デジタル変換方式および時間デジタル変換装置,''
    特願2016-007517, 特開2017-130730, 特許6689502.
  • 8名倉 徹, 浅田 邦博, 飯塚 哲也, 久保田 透
    ``光子検出装置および放射線測定装置,''
    特願2013-091997, 特開2014-215145, 特許6090995.
  • 7飯塚 哲也, 浅田 邦博, 三浦 賢, 石曽根 洋平, 村上 芳道, 久保 俊一, 山本 周平
    ``クロック生成装置およびクロックデータ復元装置,''
    特願2012-203212, 特開2014-060520, 特許5948195, 米国特許9166770B2, 中国特許104620532B.
  • 6丸山 隆司, 浅田 邦博, 池田 誠, 小松 聡, 飯塚 哲也
    ``関連付け方法、関連付けプログラム、および関連付け装置,''
    特願2012-006589, 特開2013-145857, 特許5895544.
  • 5丸山 隆司, 浅田 邦博, 池田 誠, 小松 聡, 飯塚 哲也
    ``関連付け方法、関連付けプログラム、および関連付け装置,''
    特願2012-006588, 特開2013-145856, 特許5891801.
  • 4飯塚 哲也, 浅田 邦博, 三浦 賢, 山本 良太, 千葉 裕, 久保 俊一
    ``TDC回路,''
    特願2010-200271, 特開2012-060328.
  • 3飯塚 哲也, 程 在鉉, 名倉 徹, 池田 誠, 浅田 邦博
    ``電流特性検出回路およびウェル電圧調整回路,''
    特願2010-023335, 特開2011-166222.
  • 2飯塚 哲也, 松本 浩幸, 鈴木 尚久
    ``送信装置,''
    特願2008-256646, 特開2010-087988, 特許5385579,
    台湾特許I457893.
  • 1飯塚 哲也, 松本 浩幸
    ``送信装置,''
    特願2008-256406, 特開2010-087972, 特許5385578,
    台湾特許I472159.

学外活動

  • 15応用物理学会 超集積エレクトロニクス産学連携委員会, 幹事 (2022.4 - ), 庶務幹事 (2022.4 - 2022.12).
  • 14IEEE VLSI Symposium on Circuits, Technical Program Committee Member (2022, 2023, 2024).
  • 13IEEE Asian Solid-State Circuits Conference (A-SSCC), Wireline Sub-Committee, Technical Program Committee Member (2020, 2021, 2022), 2023 TPC Vice Chair.
  • 12IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), Analog, mixed-signal, and sensor architectures, Technical Program Committee Member (2018:Track Chair, 2019:Track Chair, 2021).
  • 11IEICE Transactions on Electronics, Special Section on Analog Circuits and Their Application Technologies (October 2022, June 2021, June 2020, June 2019, June 2018 issues), Guest Associate Editor.
  • 10IEEE Custom Integrated Circuits Conference (CICC), Test, Debug and Reliability Sub-Committee, Technical Program Committee Member (2014, 2015:Co-Chair), Design Foundations Sub-Committee, Technical Program Committee Member (2017, 2018:Co-Chair, 2019:Co-Chair).
  • 9IEEE Solid-State Circuits Society, Japan Chapter, Treasurer (2015.1 - 2016.12), Secretary (2017.1 - 2018.12).
  • 8IEICE Electronics Express (ELEX), Editor (2016.6 - 2018.5).
  • 7日本学術振興会シリコン超集積システム第165委員会, 幹事 (2016.4 - 2022.3), 庶務幹事 (2017.4 - 2022.3).
  • 6IEICE Transactions on Electronics, Special Section on Solid-State Circuit Design - Architecture, Circuit, Device and Design Methodology (April 2018, April 2017, April 2016, April 2015, April 2014 issues), Guest Associate Editor.
  • 5IEICE Transactions on Electronics, Associate Editor (2013.6 - 2016.5).
  • 4IEEE International Solid-State Circuits Conference (ISSCC), Data Converter Sub-Committee, Technical Program Committee Member (2013 - 2017).
  • 3電子情報通信学会 集積回路研究専門委員会 委員 (2012.6 - 2018.5).
  • 2IPSJ Transactions on System LSI Design Methodology, Associate Editor (2012.4 - 2016.3).
  • 1IEEE International SoC Design Conference (ISOCC) 2011, Special Session Organizer.

学位論文

  • 51張 浩明,
    ``Dynamic Circuit Characterization and Test Structures for its Timing Parameter Extraction,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2023年7月.
  • 50和久井 優斗,
    ``時間領域スパイキングニューラルネットワークの実現に向けた電圧制御発振回路を用いたシナプス回路の設計,''
    東京大学工学部 電気電子工学科, 卒業論文, 2023年2月.
  • 49竹中 理太郎,
    ``FD-SOIプロセスを用いたタイムインターリーブ型アナログ-デジタル変換回路の設計,''
    東京大学工学部 電気電子工学科, 卒業論文, 2023年2月.
  • 48伊藤 峻,
    ``時間領域信号を用いたスパイキングニューラルネットワークにおける学習機能の検証とその応用,''
    東京大学工学部 電気電子工学科, 卒業論文, 2023年2月.
  • 47袁 浩晨,
    ``Verification of Majorana Zero-Energy Mode on One-Dimensional Topological Integrated Circuits,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2023年2月.
  • 46郭 晟,
    ``Evaluation of Millimeter-Wave Antenna Radiation Characteristics Employing Near-Field Measurement,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2023年2月.
  • 45柴田 凌弥,
    ``確率共鳴を用いたアナログ-デジタルコンバータとその性能解析,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2023年2月.
  • 44岩下 僚我,
    ``MASH型高次ΔΣ周波数デジタル変換器に基づく低位相雑音デジタル位相同期回路,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2023年2月.
  • 43堀川 貴道,
    ``伝送線路による設計最適化を適用したミリ波帯電力増幅回路の解析と設計,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2023年2月.
  • 42大塚 日嵩,
    ``VLSI自動テスト装置への応用に向けた高精度ピン間スキュー検出回路,''
    東京大学工学部 電気電子工学科, 卒業論文, 2022年2月.
  • 41加納 創太,
    ``伝送線路によるステージ間整合を用いたミリ波帯発振器の動作周波数拡張,''
    東京大学工学部 電気電子工学科, 卒業論文, 2022年2月.
  • 40熊野 陽,
    ``C級動作電圧制御発振回路の動作解析を通した設計最適化,''
    東京大学工学部 電気電子工学科, 卒業論文, 2022年2月.
  • 39松岡 英,
    ``閉ループフローティングインバータ増幅器を用いた完全ダイナミック離散時間ΔΣ型A/D変換器,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2022年2月.
  • 38李 爍煒,
    ``Analysis-Based Design Optimization of Key Building Blocks in SAR ADC,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2021年7月.
  • 37岩下 僚我,
    ``ΔΣ型時間デジタル変換技術を用いた低雑音デジタル位相同期ループ回路の設計,''
    東京大学工学部 電気電子工学科, 卒業論文, 2021年2月.
  • 36柴田 凌弥,
    ``ミリ波帯トリプルループ型フラクショナルN位相同期ループ回路の解析と設計,''
    東京大学工学部 電気電子工学科, 卒業論文, 2021年2月.
  • 35長田 将,
    ``Low-Phase-Noise and Low-Spur Fractional-N Frequency Synthesizers Employing Harmonic-Mixer-Based Feedback,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2021年2月.
  • 34Zolboo Byambadorj,
    ``Analysis and Calibration Techniques of Modulated Wideband Converter for High-Precision Sub-Nyquist Sampling System,''
    東京大学大学院工学系研究科電気系工学専攻, 博士論文, 2020年12月.
  • 33堀川 貴道,
    ``誘電体導波路を用いたミリ波通信システムの検討と設計,''
    東京大学工学部 電気電子工学科, 卒業論文, 2020年2月.
  • 32松岡 英,
    ``ノイズシェイピング型サイクリックADCの低ノイズ化設計手法の検討,''
    東京大学工学部 電気電子工学科, 卒業論文, 2020年2月.
  • 31小島 尚輝,
    ``スタンダードセルを用いて自動合成可能な逐次比較型アナログ-デジタル変換器,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2020年2月.
  • 30高橋 奈悟,
    ``高速有線通信向け送信機のための注入タイミング制御機能をもつ遠端クロストーク低減回路,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2020年2月.
  • 29山﨑 大輔,
    ``Dバンド送信機向け高アイソレーション・高出力パワーOOK変調器,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2020年2月.
  • 28王 璟,
    ``自動配置配線によるレイアウト合成可能な高速起動パルス幅制御位相同期回路,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2019年8月.
  • 27長田 将,
    ``遅延同期ループおよび位相同期ループ回路における要素回路の最適設計手法の検討,''
    東京大学工学部 電気電子工学科, 卒業論文, 2019年2月.
  • 26原 崇文,
    ``誘電体導波路通信向けオンチップアンテナにおける基板損失の実測による評価,''
    東京大学工学部 電気電子工学科, 卒業論文, 2019年2月.
  • 25大槻 宜孝,
    ``周波数二逓倍器を用いた小面積かつ低消費電力な140GHz電圧制御発振器,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2019年2月.
  • 24陳 明翰,
    ``高速起動クロックデータ再生回路の周波数追従範囲拡大,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2019年2月.
  • 23榎本 隆一,
    ``階層構造により入力レンジを拡大した高分解能時間デジタル変換回路,''
    東京大学工学部 電気電子工学科, 卒業論文, 2018年2月.
  • 22小島 尚輝,
    ``自動合成のための低ドロップアウト電圧レギュレータ回路,''
    東京大学工学部 電気電子工学科, 卒業論文, 2018年2月.
  • 21高橋 奈悟,
    ``表面磁界分布を用いた電流推定による集積回路電源網の欠陥検出,''
    東京大学工学部 電気電子工学科, 卒業論文, 2018年2月.
  • 20福留 環,
    ``微細トランジスタの閾値変動特性を利用したチップIDおよび乱数生成回路,''
    東京大学工学部 電気電子工学科, 卒業論文, 2018年2月.
  • 19山﨑 大輔,
    ``誘電体導波路通信向けオンチップ結合器の低損失実装,''
    東京大学工学部 電気電子工学科, 卒業論文, 2018年2月.
  • 18吉村 英将,
    ``デジタル制御型発振回路の自動合成,''
    東京大学工学部 電気電子工学科, 卒業論文, 2018年2月.
  • 17伊藤 貴亮,
    ``雑音指数可変比較器によるノンバイナリ逐次比較型A/D変換器の電力効率向上,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2018年2月.
  • 16加賀谷 司,
    ``パルス幅制御位相同期回路の高速起動手法,''
    東京大学工学部 電気電子工学科, 卒業論文, 2017年2月.
  • 15中里 徳彦,
    ``高速通信路における適応的クロストーク低減手法,''
    東京大学工学部 電気電子工学科, 卒業論文, 2017年2月.
  • 14織田 勇冴,
    ``磁界観測による電流推定を用いた集積回路の電源網解析,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2017年2月.
  • 13許 鍇,
    ``シンチレータ内点光源の高空間分解能検出手法,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2017年2月.
  • 12伊藤 貴亮,
    ``サンプルホールド回路の非線形歪みモデルの検証,''
    東京大学工学部 電気電子工学科, 卒業論文, 2016年2月.
  • 11斎藤 僚介,
    ``確率的アナログ-デジタル変換器における静的及び動的クロックバラツキの評価,''
    東京大学工学部 電気電子工学科, 卒業論文, 2016年2月.
  • 10杉山 泰基,
    ``ミリ波帯アレイアンテナを用いた形状取得手法,''
    東京大学工学部 電気電子工学科, 卒業論文, 2016年2月.
  • 9陳 明翰,
    ``パルス幅制御PLL合成のための回路パラメータ生成手法,''
    東京大学工学部 電気電子工学科, 卒業論文, 2016年2月.
  • 8寺尾 直樹,
    ``インピーダンス模擬機能をもつLSIテスタ用電源回路の設計,''
    東京大学工学部 電気電子工学科, 卒業論文, 2016年2月.
  • 7中村 光貴,
    ``THz-TDSを用いたテラヘルツ電磁波の応用可能性の検討,''
    東京大学工学部 電気電子工学科, 卒業論文, 2016年2月.
  • 6古賀 丈尚,
    ``オフセットパルスを用いたパルス縮小型時間デジタル変換器,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2016年2月.
  • 5中村 陽二,
    ``LSIセキュリティ対策のための表面磁界観測による電流値推定,''
    東京大学大学院工学系研究科電気系工学専攻, 修士論文, 2014年2月.
  • 4森 一倫,
    ``NBTI劣化モデルの回路表現と集積回路寿命評価への応用,''
    東京大学工学部 電気電子工学科, 卒業論文, 2013年2月.
  • 3染谷 晃基,
    ``時間差記憶再生回路の精度評価と時間-デジタル変換器への応用,''
    東京大学工学部 電気電子工学科, 卒業論文, 2013年2月.
  • 2中村 陽二,
    ``キャラクタ投影式電子線直接描画のためのステンシルパターン最適化,''
    東京大学工学部 電気電子工学科, 卒業論文, 2012年2月.
  • 1Tetsuya Iizuka,
    ``Optimal Layout Synthesis of Standard Cells in Large Scale Integration,''
    Ph.D. Dissertation, University of Tokyo, Dec. 2006. [PDF]