D2の張がIEEE International Solid-State Circuits Conference (ISSCC) 2025で発表を行いました（2025/2/19）

発表タイトル： A 96fs_rms-Jitter, −70.6dBc-Fractional-Spur Cascaded PLL Employing Two MMDs with Shared-DSM for Quantization Noise Cancellation