楊研究員がSymposium on VLSI Circuits 2023で発表しました（2023/06/16）

発表タイトル：
A Reference-Sampling PLL with Low-Ripple Double-Sampling PD Achieving −80-dBc Reference Spur and −259-dB FoM with 12-pF Input Load