徐講師がVLSI Symposium 2021で発表しました（2021/06/18）

発表タイトル：A 3.3-GHz 4.6-mW Fractional-N Type-II Hybrid Switched-Capacitor Sampling PLL Using CDAC-Embedded Digital Integral Path with -80-dBc Reference Spur