博士論文最終審査

2005年1月27日(木)

## A Study on Power Line Noise Reduction in Large Scale Integration 半導体集積回路における電源ノイズ低減に関する研究

指導教員: 浅田 邦博 教授

電子工学専攻 名倉 徹

1	研究	の背景	1
2	ノイ	ズ低減に関するスタブとデカップリング容量との比較	2
	2.1	はじめに	2
	2.2	スタブ理論	2
		2.2.1 λ/4 スタブの基本原理	2
	2.3	スタブとデカップリング容量の解析式....................................	3
		2.3.1 スタブと容量のインピーダンス	3
		2.3.2 数值解析	5
	2.4	回路シミュレーション・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	6
		2.4.1 内部回路	6
		2.4.2 シミュレーション結果	6
	2.5	考察	6
		2.5.1 周波数成分	6
		2.5.2 より高周波の場合	7
	2.6	まとめ、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、	7
3	スタ	ブを用いた電源ノイズ低減に関する測定	8
	3.1	はじめに	8
	3.2	オンチップスタブ	8
		3.2.1 スタブの設計	8
		3.2.2 テスト回路	8
		3.2.3 測定系	9
		3.2.4 測定結果	9
	3.3	オンボードスタブ	10
		3.3.1 測定系	10
		3.3.2 スタブの設計	11
		3.3.3 Sパラメータ	11
		3.3.4 ノイズスペクトル	11
		3.3.5 電源ノイズの動作周波数依存性	11
		3.3.6 低周波成分について	12
		3.3.7 スタブ中の電流分布	12
		3.3.8 動作周波数依存性	13
	3.4	考察	13
		3.4.1 スタブのオンチップ集積化への可能性	13
	3.5	まとめ....................................	13
		•	
4	オン	チップ di/dt 測定回路	14
	4.1		14
	4.2	回路設計	14
		4.2.1 基本原理	14
		4.2.2 相互インダクタ	14
		4.2.3 増幅器と出力バッファ	15
		4.2.4 ノイズ源としての内部回路	16
		4.2.5 電源系	16

6参	5.3 5.4 5.5 結論 考文南	5.2.2       ノイズ東をしての内部回路         5.2.4       ノイズ源としての内部回路         5.2.5       パラメータ値         5.2.6       フロアプラン         測定
6	5.3 5.4 5.5 結論	5.2.2       ノイズ東を少セラ         5.2.3       検証用基板ノイズ測定回路         5.2.4       ノイズ源としての内部回路         5.2.5       パラメータ値         5.2.6       フロアプラン         測定
	<ul><li>5.3</li><li>5.4</li><li>5.5</li></ul>	5.2.2       ノイズ東をジセラ         5.2.3       検証用基板ノイズ測定回路         5.2.4       ノイズ源としての内部回路         5.2.5       パラメータ値         5.2.6       フロアプラン         測定
	5.3 5.4	5.2.2       ノイズ甲をジセラ         5.2.3       検証用基板ノイズ測定回路         5.2.4       ノイズ源としての内部回路         5.2.5       パラメータ値         5.2.6       フロアプラン         測定
	5.3	5.2.2       ノイズ車をジセラ         5.2.3       検証用基板ノイズ測定回路         5.2.4       ノイズ源としての内部回路         5.2.5       パラメータ値         5.2.6       フロアプラン         測定
	5.3	5.2.2       ノイズ東をワセラ         5.2.3       検証用基板ノイズ測定回路         5.2.4       ノイズ源としての内部回路         5.2.5       パラメータ値         5.2.6       フロアプラン         測定
	5.3	5.2.2       ノイズ甲をジセラ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	5.3	5.2.2       ノイズ甲をジセラ         5.2.3       検証用基板ノイズ測定回路         5.2.4       ノイズ源としての内部回路         5.2.5       パラメータ値         5.2.6       フロアプラン         測定
	5.3	5.2.2       ノイスキャンセラ         5.2.3       検証用基板ノイズ測定回路         5.2.4       ノイズ源としての内部回路         5.2.5       パラメータ値         5.2.6       フロアプラン         測定
		5.2.2       ノイスキャンセラ         5.2.3       検証用基板ノイズ測定回路         5.2.4       ノイズ源としての内部回路         5.2.5       パラメータ値         5.2.6       フロアプラン
		5.2.2       ノイスキャンセラ         5.2.3       検証用基板ノイズ測定回路         5.2.4       ノイズ源としての内部回路         5.2.5       パラメータ値
		<ul> <li>5.2.2 ノイスキャンセラ</li></ul>
		5.2.2       ノイスキャンセラ         5.2.3       検証用基板ノイズ測定回路
		5.2.2 ノイスキャンセラ
		5.2.1 基板ノイズと di/dt
	5.2	回路設計
	5.1	はじめに
5	di/dt	t 測定回路を用いたフィードフォワード式動的基板ノイズ低減手法
	4.0	みこり
	19	4.7.2 ノベユレーション IXTI/ · · · · · · · · · · · · · · · · · · ·
		4./.1 天呪刀/広
	4./	ノ 1 ー ドハック 5, ul/ul 前仰
	17	4.0.3 - 別上以ガ · · · · · · · · · · · · · · · · · · ·
		4.0.2 別仁尔
		4.0.1 11日1 ノツソツ
	4.6	
	1 -	4.3.2 活性16年、相互1ンダンダ16倍性 · · · · · · · · · · · · · · · · · · ·
		4.5.1 アカッノリンク谷重の効果
	4.5	- 考祭
		4.4.3 精度について
		4.4.2 測正感度
		4.4.1 測定糸
	4.4	測定
	1 1	
	1 1	432 パラメータ値
	1 1	4.3.1 解析式

## 第1章

# 研究の背景

半導体集積回路の製造能力向上に伴い、チップ面積お よび単位面積当たりに集積可能なトランジスタ数が増加 している。さらに、回路の高速化と配線容量の増加とが 重なり、LSIの消費電力が増大している。一方、トランジ スタの微細化・低消費電力化への取り組み・ゲート酸化 膜の薄膜化などを目的に電源電圧は低くなり、したがっ て、電源電圧に関するノイズマージンが低下している。 LSIの電源電圧と消費電力に関して、ITRS (International Technology Roadmap for Semiconductor) による将来予測 [1] によると、例えば2013年には0.5V電源で251Wの消 費電力になると予測されており、これは500A以上の電 流が1チップに流れることを意味している。大電流はLSI に大きな電圧ノイズを引き起こし、今後はシグナルイン テグリティの問題が深刻化していくことが予想される。

電源線を低インピーダンスに設計することが、LSIの 安定動作に有効である。電源線のインピーダンスと電源 電流によって引き起こされる電源ノイズは、LSIのタイミ ングエラーやロジックエラーの原因となる。ここで、平 均的な電圧変動だけではなく、瞬間的な電圧変動ピーク をも抑えることが重要となってくる。

従来は、電源線の抵抗成分による電圧降下が電源ノイ ズの主要因であったが、LSIの高速化に伴い、電源線の インダクタンス成分と電源電流変化による *di/dt* ノイズの 影響が大きくなってきた。したがって、電源線を低イン ピーダンスに設計することだけでなく、消費電流の時間 変化を小さくすることも電源ノイズ低減に有効である。

これまで、電源電圧変動や電源インピーダンスの抽 出などに関しては多くの研究がなされてきたが、電源電 流や、その時間変化 (di/dt) に関しては、あまり関心をも たれていなかった。di/dt は電源ノイズや電磁放射ノイズ (EMI: Electro-Magnetic Interference) ノイズの重要な要素 であり、最近は EMC (Electro-Magnetic Compatibility) に 関する基準が強化されている[2]。電磁放射ノイズは、ケー ブル・コネクタ・PCB (Printed Circuit Board) ボード配線・ LSIのパッケージなどから放射されているが、その根元は LSI スイッチングによる di/dt である。電磁放射ノイズの 主要因は LSI の電源線からの放射であり、電源ケーブル や PCB の電源層から電源電流が流れることで、それらの オフチップ導体から電磁波が放射される。ここで、電磁 放射は、電圧変動ではなく電流変動 (di/dt) によって発生 する。したがって、di/dt は電源ノイズだけでなく、EMI ノイズの解析・制御にも有効である。

マルチメディアアプリケーションなどの発展により、

高感度のアナログ回路と高速・大規模なデジタル回路の 集積化が必要となってきている。このようなアナログ・ デジタル混載 LSI において、基板ノイズがアナログ回路 に悪影響を及ぼし、チップ全体の性能を制限するように なってきた。通常、デジタル回路で発生したノイズがア ナログ回路に影響を与えないように、それらの電源線は 分離して設計される。しかし、同一の基板上に作り込ま れた回路では、基板を通じてノイズが伝搬してしまう。

基板ノイズを低減するためにはガードリングが広く用 いられているが、ガードリング線のインピーダンスの影 響で、高周波成分のノイズに対しては有効性が低い。別 の方法として、基板ノイズを測定し、その逆位相の信号 をガードリングに注入することで元の基板ノイズを打ち 消す、フィードバック式のアクティブガードリングが提 案されているが、フィードバック方式による応答速度制 限のため、高周波ノイズに対して有効ではない。

基板は電源線と低インピーダンスで接続されており、 基板ノイズは、*di/dt*ノイズが主要因である電源ノイズと 深い関係がある。

したがって、高速動作 LSI におけるシグナルインテグ リティを向上させるためには、*di/dt* の低減と *di/dt* の測 定方法の確立が重要となってくる。

本論文は、*di/dt*によって引き起こされる電源ノイズの低減に関して述べる。

第2章では、電源ノイズを低減する手法として、デ カップリング容量の代りにスタブを用いることを提案す る。スタブとデカップリング容量とを比較し、スタブの方 が効果的に電源ノイズを低減する条件を理論的に求める。

第3章では、スタブを用いた電源ノイズ低減に関する 測定結果を示す。オフチップのスタブを用いることで電 源ノイズが低減されることと、その周波数依存性につい ても示す。

第4章では、オンチップの *di/dt* 測定回路について述 べる。*di/dt* 測定回路出力と、直列に挿入された抵抗の両 端の電圧から計算した電流値を比較し、それらの値がよ く一致したことを示す。

第5章では、フィードフォワード方式を用いたアク ティブな基板ノイズ低減手法を示す。4章で述べた di/dt 測定回路を用いて、基板ノイズと逆位相の信号を作り出 して基板に注入することで、基板ノイズを打ち消すこと ができる。

最後に、第6章に、LSIにおける電源ノイズ低減に関 する研究についてまとめ、本論文の結論とする。

## 第2章

# ノイズ低減に関するスタブとデカップリング 容量との比較

#### 本章の要旨

本章では、電源ノイズ低減に関して、スタブとデカッ プリング容量とを比較する。LSIの電源線に接続された 1/4 波長のスタブは帯域除去フィルタとして動作し、その 周波数の電源ノイズを抑えることができる。スタブがデ カップリング容量よりも効果的にノイズを抑えるための 条件を明らかにする。LSIの動作周波数が向上すればす るほどスタブは効果的に働き、将来的にはスタブのオン チップ集積化が可能であることを理論的に示す。

### 2.1 はじめに

電源ノイズは電源線のインピーダンスと電源電流によって 引き起こされる。LSIの動作周波数の向上に伴い、抵抗成 分による電圧降下 (IR ドロップ) だけでなく、インダクタ ンス成分と電流変化 (di/dt) による di/dt ノイズの影響が大 きくなってきている。電源ノイズはタイミングエラーやロ ジックエラーを引き起こす。ゲート遅延は 1/(Vdd - Vth) に比例する [3] ので、例えば、閾値電圧 Vth が 0.3Vdd の 時、10%の電源電圧降下によって遅延は15%増大する。ま た、電源電圧変動によって論理閾値が変化するため、送信 側の出力電圧レベルと受信側の論理閾値が同時に逆方向 に変動した場合にはロジックエラーとなる可能性がある。 したがって、平均的な電圧降下だけでなく、瞬間的な電 圧変動ピークを抑えることも必要である。また、電磁放 射ノイズ (EMI: Electro-Magnetic Interference) は di/dt に よって発生することからも、di/dtを抑えることが重要と なる。

電源ノイズと *di/dt* を抑えるために、準同期回路方式 [4] や複雑な PCB ボード設計手法 [5] などが提案されてい





るが、回路設計が複雑になってしまう。最も広く使われ ているのはデカップリング容量を電源とグランドに挿入 することであるが、チップ容量は、その端子の寄生イン ダクタンスの影響により特に高周波ノイズに対して効果 が小さい。また、オンチップ容量はチップ面積を消費し てしまう。

1/4 波長のスタブは帯域除去フィルタとして動作する ため、図 2.1 に示すように、LSI の電源線に接続するこ とで、その周波数成分に対する電源ノイズを抑えること ができる。スタブは有線通信路におけるインピーダンス マッチングに広く使われているが、一般的に伝送線路の 損失を無視して考えることが多い。伝送線路の損失に関 しては信号線についてのみ研究がなされている [7]。

本章では、スタブとデカップリング容量に関して、電 源ノイズと *di/dt* 低減の観点から比較する。

2.2 節ではスタブの基本原理について説明する。2.3 節 でスタブとデカップリング容量の解析式を導き、電源ノ イズ低減の効果について比較する。2.5 節ではそれらの考 察を行い、2.6 節で本章のまとめを述べる。

## 2.2 スタブ理論

#### 2.2.1 $\lambda/4$ スタブの基本原理

1/4 波長のスタブは帯域除去フィルタとして動作する。本 節ではスタブに関する解析式を導く。

動作周波数が向上して電圧・電流の波長が配線長と同 程度に短くなった場合、配線は抵抗・容量 (RC)の集中定 数ではなく、伝送線路として扱う必要がある。伝送線路 の特性インピーダンスを  $Z_0$ 、伝搬定数を $\gamma$ とすると、

$$Z_0 = \sqrt{\frac{R + j\omega L}{G + j\omega C}}$$
(2.1)

$$\gamma = \sqrt{(R + j\omega L)(G + j\omega C)}$$
(2.2)

$$\equiv j\beta_c = \alpha + j\beta_r \tag{2.3}$$

となる。ここで、R, L, G, Cは、単位長さ当たりの抵抗、 インダクタンス、誘電体損を模擬したコンダクタンス、容 量である。ここではG = 0とする。

前進波・後進波は  $V_f e^{-\gamma z}, V_b e^{\gamma z}$  と表される。この表現 2.3 は位相係数  $\beta_r$  と減衰係数  $\alpha$  によって

$$V_f e^{-\gamma z} \equiv V_f e^{-\alpha z} e^{-j\beta_r z} = V_f e^{-(\alpha+j\beta)z} = V_f e^{-j(\beta_r-j\alpha)z}$$
(2.4)

と変形できる。ここで、

$$\alpha = \operatorname{real}(\gamma), \quad \beta_r = \operatorname{imag}(\gamma)$$
 (2.5)

であり、複素位相係数  $\beta_c$  として

$$\beta_c = \beta_r - j\alpha \tag{2.6}$$

と表すことができる。複素位相係数 βc を用いると、前進 波·後進波は V<sub>r</sub>e<sup>-jβ<sub>c</sub>z</sup>, V<sub>r</sub>e<sup>jβ<sub>c</sub>z</sup> という馴染みのある表現で 表される。ここで、複素位相係数 $\beta_c$ は、損失と位相( $\alpha$ , *β<sub>r</sub>*)を一つのパラメータで表現したものと言える。

特性インピーダンス Z<sub>0</sub>の伝送線路をインピーダンス  $Z_l$ で終端したときの反射係数 $\Gamma$ は

$$\Gamma = \frac{Z_l - Z_0}{Z_l + Z_0} \tag{2.7}$$

となる。また、特性インピーダンスZ<sub>0</sub>、長さL、遠方終端 Z<sub>l</sub>の伝送線路の入力インピーダンスは

$$Z_{stub} = Z_0 \frac{Z_l \cos \beta_c l + j Z_0 \sin \beta_c l}{Z_0 \cos \beta_c l + j Z_l \sin \beta_c l}$$
(2.8)

である。開放終端 (Z<sub>1</sub>=∞)の場合は

$$Z_{stub} = Z_0 \frac{\cos \beta_c l}{i \sin \beta_c l} \tag{2.9}$$

となる。ここで、伝送線路の損失が無視 (R = G = 0) で きて、その長さが波長の 1/4 (i.e. β<sub>c</sub>l=π/2) の場合は、スタ ブの入力インピーダンスはゼロ ( $Z_{stub} = 0$ ) となり、これ は無限大の容量と等価である。したがって、このスタブ を電源線に接続することで電源ノイズを低減することが できる。

LSI のスイッチングによって発生する電流の周波数成 分のうち、主なものはそのクロック周波数成分 fo である。 したがって、スタブの長さはクロック周波数に合わせて

$$l = \frac{\pi/2}{\beta_{r0}} = \frac{\lambda_0}{4} = \frac{c/\sqrt{\epsilon_r}}{4f_0}$$
(2.10)

とする。ここで、 $\lambda_0, c, \epsilon_r$ は伝送線路内での信号波長、真 空中での光速、比誘電率である。スタブ長を周波数 fo に 合わせた場合、式(2.9)から導かれるように、そのスタブ はその奇数倍の周波数成分 (2n-1)fo をも吸収すること ができる。

$$\cos(\beta_c l) \simeq \cos[(2n-1)\beta_{r0}l] = \cos\frac{(2n-1)\pi}{2} = 0$$
 (2.11)

また、長さ l/2のスタブは、その第2の主成分である  $2f_0$  Figure 2.3: Current distribution in a wire with the skin effect. と、その奇数倍 (2*n*-1)・2*f*<sub>0</sub> の周波数成分を吸収すること ができ、長さ1のスタブと並列に接続することができる。

## スタブとデカップリング容量の解 析式

#### 2.3.1 スタブと容量のインピーダンス

前節で示したように、スタブ長をλ/4に調整しても、実 際にはその寄生抵抗成分の影響で入力インピーダンスは ゼロにはならない。スタブ幅を広くすれば抵抗値は小さ くなるが、それでは必要な面積が大きくなり、デカップ リング容量との差が小さくなる。本節では、スタブとデ カップリング容量の入力インピーダンスを、同一面積 A の条件で比較する。図 2.2 に示すように、スタブ線の厚 みをt、信号線とグランド線の距離をd、長さと幅をl, w、 スタブ線の抵抗率を $\rho$ 、比誘電率を $\epsilon_r$ とする。ここでは、 比誘磁率は $\mu_r = 1$ とする。

A = lw と式 (2.10) より

$$w = \frac{4Af\sqrt{\epsilon_r}}{c} \tag{2.12}$$

である。単位長さ当たりの抵抗 R は

$$R = \begin{cases} \frac{\rho}{wt} \times 2 = \frac{\rho c}{2Aft\sqrt{\epsilon_r}} & (t \le 2\delta \text{ or } w \le 2\delta) \\ \frac{\rho}{2\delta t} \times 2 = \sqrt{\frac{\rho \pi f}{\epsilon_0 c^2 t^2}} & (2\delta < w < t) & (2.13) \\ \frac{\rho}{w2\delta} \times 2 = \sqrt{\frac{\rho \pi}{16A^2\epsilon_r\epsilon_0 f}} & (2\delta < t < w) \end{cases}$$

となる。ここで表皮厚は $\delta = \sqrt{2\rho/(\omega\mu_0)}$ であり、図 2.3 に 示すように、表皮厚内では均一に電流が流れており、中心 と斜線部では電流が流れていないと仮定する。×2 は信号 線とグランド線との抵抗を統合したためであり、式(2.12)



Figure 2.2: Stub and the same-area decoupling capacitor.



(a)  $t \le 2\delta$  or  $w \le 2\delta$ , (b)  $2\delta < w < t$ , (c)  $2\delta < t < w$ .

条件は後で記述する。

単位長さ当たりの容量 C は

$$C = \begin{cases} \frac{\pi \epsilon_r \epsilon_0}{\log \frac{d}{w/2}} = \frac{\pi \epsilon_r \epsilon_0}{\log \frac{cd}{2A_f \sqrt{\epsilon_r}}} & (w < d \Rightarrow f < f_C) \\ e_r \epsilon_0 \frac{w}{d} = \frac{4 \sqrt{\epsilon_r} \epsilon_0 A f}{cd} & (2.14) \end{cases}$$

$$f_C = \frac{cd}{4A \sqrt{\epsilon_r}} \qquad (2.15)$$

となる。ここで、w < d では平行円筒モデル [8] を使用 し、 $d \le w$ では平行平板モデルを使用した。 $f_C$ はw = dとなる周波数であり、式 (2.12)を用いた。平行円筒モデ ルから平行平板モデルへの移行時に不連続が発生してい る。また、 $c/\sqrt{\epsilon_r} = 1/\sqrt{LC}$ より、

$$L = \begin{cases} \frac{\log \frac{cd}{2Af\sqrt{\epsilon_r}}}{c^2\pi\epsilon_0} & (w < d \Rightarrow f < f_C) \\ \frac{d}{4\epsilon_0 cAf\sqrt{\epsilon_r}} & (d \le w \Rightarrow f_C \le f) \end{cases} .$$
(2.16)

であり、また、特性インピーダンスは

$$Z_{0} \simeq \begin{cases} Z_{0lf} = \sqrt{\frac{R}{j\omega C}} & (\omega L < R \Rightarrow f < f_{D}) \\ Z_{0hf} = \sqrt{\frac{L}{C}} & (R \le \omega L \Rightarrow f_{D} \le f) \end{cases}$$

$$f_{D} = \frac{R}{2\pi L}$$
(2.18)

となる。ここで  $f_D$  は  $\omega L = R$  となる周波数である。

スタブ線の全抵抗 $R \times l$ が大きい場合、スタブの入力 インピーダンスはその特性インピーダンスとなり、全抵 抗が十分小さい場合は入力インピーダンスはゼロに近く なり、R1/2 と近似される [9]。周波数の増大につれてスタ ブ線の全抵抗は小さくなるため、

$$Z_{stub} \simeq \begin{cases} Z_{slf} = Z_{0lf} = \sqrt{\frac{R}{j\omega C}} & (f < f_S) \\ Z_{shf} = \frac{R}{2}l & (f_S \le f) \end{cases}$$

$$f_S = \frac{\pi c^2 R C}{32\epsilon_r} \qquad (2.20)$$

となる。ここで  $f_S$  は  $|Z_{0lf}| = Rl/2$  となる周波数であり、 式 (2.13), (2.10) を用いた。

同一面積のデカップリング容量の入力インピーダン スは

$$Z_{cap} = \frac{1}{j\omega C_{total}} = \frac{d}{j2\pi f\epsilon_r \epsilon_0 A}$$
(2.21)

である。ここでは、抵抗は無視し、理想平行平板モデル を用いた。|Z<sub>stub</sub>| と |Z<sub>cap</sub>| との比は

$$\left|\frac{Z_{stub}}{Z_{cap}}\right| = \begin{cases} \frac{|Z_{slf}|}{|Z_{cap}|} & (f < f_S) \\ \frac{|Z_{shf}|}{|Z_{cap}|} & (f_s \le f) \end{cases}$$
(2.22)

と $c = 1/\sqrt{\mu_0\epsilon_0}$ を使った。図 2.3(a), (b), (c) になるような となる。ここで、 $f < f_S$ では  $|Z_{slf}| < |Z_{shf}|$ が成り立つた め、全ての周波数範囲で

$$\left|\frac{Z_{stub}}{Z_{cap}}\right| \le \left|\frac{Z_{shf}}{Z_{cap}}\right| \tag{2.23}$$

という関係が成り立つ。したがって、スタブの入力イン ピーダンスとして Z<sub>shf</sub> を用いる。これはスタブにとって は不利な条件での比較となる。入力インピーダンスの比は

$$\left|\frac{Z_{shf}}{Z_{cap}}\right| = \begin{cases} \frac{\pi c^2 \epsilon_0 \rho}{8tdf} & (t < 2\delta \text{ or } w < 2\delta) \\ \sqrt{\frac{\pi^3 \epsilon_r \epsilon_0 \rho A^2 f}{16t^2 d^2}} & (2\delta < w < t) \\ \sqrt{\frac{\pi^3 c^2 \epsilon_0 \rho}{256d^2 f}} & (2\delta < t < w) \end{cases}$$
(2.24)

となる。ここで、式 (2.13), (2.19), (2.21) を用いた。図 2.4(ii) に示すように、最初(a)と最後(c)の条件では、周 波数が高くなるにつれて比は小さくなり、2番目の条件 (b) では比は大きくなる。

 $Z_{shf} = |Z_{cap}|$ となる境界周波数  $f_B$ は

$$f_{B} = \begin{cases} \frac{\pi c^{2} \epsilon_{0} \rho}{8td} & (t < 2\delta \text{ or } w < 2\delta) \\ \frac{16t^{2} d^{2}}{\pi^{3} \epsilon_{r} \epsilon_{0} \rho t^{2} A^{2}} & (2\delta < w < t) \\ \frac{\pi^{3} c^{2} \epsilon_{0} \rho}{256d^{2}} & (2\delta < t < w) \end{cases}$$
(2.25)

となる。

(a) 
$$t \leq 2\delta$$
 or  $w \leq 2\delta$   

$$\Rightarrow \begin{cases} \frac{t^3}{A} \leq \frac{16\rho \sqrt{\epsilon_r} \epsilon_0 c}{\pi} \text{ and } f \leq f_{R1} \\ \frac{t^3}{A} > \frac{16\rho \sqrt{\epsilon_r} \epsilon_0 c}{\pi} \text{ and } f \leq f_{R2} \end{cases}$$
(2.26)

(b) 
$$2\delta < w < t$$
  
 $\Rightarrow \begin{cases} \frac{t^3}{A} > \frac{16\rho \sqrt{\epsilon_r \epsilon_0 c}}{\pi} \text{ and } f_{R2} < f < f_{R0} (2.27) \end{cases}$ 

$$\Rightarrow \begin{cases} \frac{t^3}{A} \le \frac{16\rho \sqrt{\epsilon_r} \epsilon_0 c}{\pi} \text{ and } f_{R1} < f \\ \frac{t^3}{A} > \frac{16\rho \sqrt{\epsilon_r} \epsilon_0 c}{\pi} \text{ and } f_{R0} \le f \end{cases}$$
(2.28)

$$f_{R0} = \frac{ct}{4A\sqrt{\epsilon_r}}, \ f_{R1} = \frac{4\rho c^2 \epsilon_0}{\pi t^2}, \ f_{R2} = \sqrt[3]{\frac{\rho c^4 \epsilon_0}{4\pi A^2 \epsilon_r}}$$
 (2.29)



Figure 2.4: Simplified graph of  $|Z_{stub}/Z_{cap}|$ . (i) when  $\frac{t^3}{4} \leq$  $\frac{16\rho\sqrt{\epsilon_r}\epsilon_0c}{\pi}$ , and (ii) when  $\frac{t^3}{A} > \frac{16\rho\sqrt{\epsilon_r}\epsilon_0c}{\pi}$ .

となる。ここで、 $f_{R0}$ ,  $f_{R1}$ ,  $f_{R2}$  は w = t,  $2\delta = t$ ,  $2\delta = w \ge 2.3$ . なる周波数である。

また、 $f < f_{R0}$ ではw < tであり、 $f > f_{R0}$ ではw > tとなる。さらに、図 2.4(i) に示すように  $\frac{t^3}{A} \leq \frac{16\rho\sqrt{\epsilon_{\epsilon_0}c}}{\pi}$ では条件 (b)  $2\delta < w < t$ は起らない。

*f<sub>B</sub>*が式 (2.26)を満たす、つまり、図 2.4 の (i)-(β), (ii)-(β), (ii)-(γ)を満たす条件は

$$\left(\begin{array}{c} \frac{t^3}{A} \le \frac{16\rho\sqrt{\epsilon_r}\epsilon_0 c}{\pi} \text{ and } t \le \frac{32d}{\pi^2}\\ \frac{t^3}{A} > \frac{16\rho\sqrt{\epsilon_r}\epsilon_0 c}{\pi} \text{ and } t^3 \ge \frac{\pi^4 c^2 \epsilon_r \epsilon_0^2 \rho^2 A^2}{128d^3}\end{array}\right)$$
(2.30)

であり、また、*f<sub>B</sub>*が式 (2.27) を満たす、つまり、図 2.4 の (ii)-(β) を満たす条件は

$$\frac{t^{3}}{A} > \frac{16\rho \sqrt{\epsilon_{r}\epsilon_{0}c}}{\pi} \text{ and} \\ \frac{\pi^{4}c^{2}\epsilon_{r}\epsilon_{0}^{2}\rho^{2}A^{2}}{128d^{3}} < t^{3} < \left(\frac{\pi^{3}c \sqrt{\epsilon_{r}}\epsilon_{0}\rho A}{64d^{2}}\right)^{3} (2.31)$$

であり、また、*f<sub>B</sub>*が式 (2.28) を満たす、つまり、図 2.4 の (i)-(*α*), (ii)-(*β*) を満たす条件は

$$\left(\begin{array}{c} \frac{t^3}{A} \le \frac{16\rho \sqrt{\epsilon_r \epsilon_0 c}}{\pi} \text{ and } t > \frac{32d}{\pi^2} \\ \frac{t^3}{A} > \frac{16\rho \sqrt{\epsilon_r \epsilon_0 c}}{\pi} \text{ and } t \le \frac{\pi^3 c \sqrt{\epsilon_r \epsilon_0 \rho A}}{64d^2} \end{array}$$
(2.32)

である。ここで、式 (2.25) において  $f = f_B \ge U$ て式 (2.26), (2.27), (2.28) を用いた。また、  $\frac{\pi^4 c^2 \epsilon_r \epsilon_0^2 \rho^2 A^2}{128 d^3} < \left(\frac{\pi^3 c \sqrt{\epsilon_r} \epsilon_0 \rho A}{64 d^2}\right)^3$ は  $\frac{t^3}{A} > \frac{16 \rho \sqrt{\epsilon_r} \epsilon_0 c}{\pi}$ の条件では常に成り立つ。

さらに、式 (2.31) の条件は、式 (2.30), (2.32) の両方 の条件に含まれるため、図 2.4(ii)-( $\beta$ ) で示されるように式 (2.31) の条件では 3 つの周波数で  $|Z_{shf}/Z_{cap}| = 1$  が成り立 つことになる。その場合、それ以上の周波数では常にス タブの入力インピーダンスの方が小さくなるという境界 周波数として図 2.4(ii)-( $\beta$ ) の  $f_{Bc}$  を用いる。したがって、 式 (2.31) の条件は式 (2.32) の条件に含まれることになり、 これは条件 (ii)-( $\beta$ ) が (ii)-( $\alpha$ ) に含まれることと同一であ る。結局、境界周波数は

$$f_{B} = \frac{\pi c^{2} \epsilon_{0} \rho}{8td} \quad \text{if} \qquad (2.33)$$

$$\begin{cases} \frac{t^{3}}{A} \leq \frac{16\rho \sqrt{\epsilon_{r}} \epsilon_{0} c}{\pi} \text{ and } t \leq \frac{32d}{\pi^{2}} \\ \frac{t^{3}}{A} > \frac{16\rho \sqrt{\epsilon_{r}} \epsilon_{0} c}{\pi} \text{ and } t > \frac{\pi^{3} c}{64d^{2}} \end{cases} (2.34)$$

$$f_{B} = \frac{\pi^{3} c^{2} \epsilon_{0} \rho}{256d^{2}} \quad \text{if} \qquad (2.35)$$

$$\begin{cases} \frac{t^{3}}{A} \leq \frac{16\rho \sqrt{\epsilon_{r}} \epsilon_{0} c}{\pi} \text{ and } t > \frac{32d}{\pi^{2}} \\ \frac{t^{3}}{A} > \frac{16\rho \sqrt{\epsilon_{r}} \epsilon_{0} c}{\pi} \text{ and } t > \frac{32d}{\pi^{2}} \end{cases} (2.36)$$

となる。

境界周波数 f<sub>B</sub> より高い周波数では、スタブの入力イ ンピーダンスはデカップリング容量のインピーダンスよ りも小さくなり、したがって、LSIの動作周波数が境界周 波数よりも高い場合には、電源ノイズ低減に関してスタ ブの方がデカップリング容量よりも効果的である。 前述の解析の妥当性を検証するため、数値解析を行う。一 定面積 A において、スタブ線の厚さを t、距離を d、抵抗 率を  $\rho$ 、比誘電率を  $\epsilon_r$  とし、周波数が決まると式 (2.10) を用いてスタブ長が求まり、スタブ幅は式 (2.12) より求 まる。単位長さあたりのインダクタンス L と容量 C は 2次元のソルバである Raphael[10] を用いて計算した。単位 長さあたりの抵抗 R は抵抗率や表皮効果を考慮した 3 次 元のソルバである FastHenry[11] を用いて計算した。その 後、式 (2.1)-(2.9) を用いてスタブの入力インピーダンス を求め、容量のインピーダンスは式 (2.21) から求めた。

特性インピーダンス、スタブの入力インピーダンス、 容量の入力インピーダンス、単位長さあたりの抵抗の周 波数依存性を図 2.5 に示す。ここでは一例として  $d = 5\mu$ m,  $t = 1\mu$ m, A=1mm<sup>2</sup>,  $\epsilon_r=3.9$ (SiO<sub>2</sub>),  $\rho = 1.673 \times 10^{-8} \Omega \cdot m$ (Cu) とした。図 2.6 にスタブと容量の入力インピーダンスとそ



Figure 2.5: Frequency dependence of the characteristic impedance, the stub and the capacitor input impedance, and the stub resistance per unit length. The parameter values are  $d = 5\mu \text{m}, t = 1\mu \text{m}, A = 1 \text{mm}^2, \epsilon_r = 3.9, \rho = 1.673 \times 10^{-8} \Omega \cdot \text{m}.$ 



Figure 2.6: Input impedance ratio of the stub and the decoupling capacitor with changing a parameter. The standard parameters are  $d = 5\mu$ m,  $t = 1\mu$ m, A=1mm<sup>2</sup>,  $\epsilon_r=3.9$ ,  $\rho = 1.673 \times 10^{-8} \Omega$ ·m.



Figure 2.7: Frequency dependence of the input impedance of the stub designed for 2.5GHz and the capacitor.

の比の周波数依存性を示す。マーカーは数値解析結果を 示し、直線は解析式の結果を示している。解析式が数値 解析結果と一致していることから、解析式が妥当である ことが分かる。ここで、図 2.5 の  $f_C$  における段差は、式 (2.14) における容量モデルの非連続性が原因である。点 線は $f < f_S$  の範囲でも  $Z_{sutb} = Z_{shf}$  とした場合を示して おり、式 (2.23) が成り立っていることが分かる。

式 (2.10), (2.13), (2.19), (2.21) から導かれるように、ス タプ入力インピーダンスの傾きは  $f_S \le f \le f_R$ ,  $f_R < f$  に おいて  $S_{stub} = -2$ , -1.5 であり、容量インピーダンスの傾 きは  $S_{cap} = -1$  である。また、図 2.6 において、 $|Z_{stub}/Z_{cap}|$ の傾きである  $S_r$  は  $f \le f_R$ ,  $f_R < f$  において -1, -0.5 であ る。これらの結果から、周波数が高くなるにつれ、容量 に比べてスタブの方が、より効果的に働くことが分かる。

 $d = 5\mu$ m,  $t = 1\mu$ m, A=1mm<sup>2</sup>,  $\epsilon_r=3.9$ ,  $\rho = 1.673 \times 10^{-8} \Omega$ ·m において、2.5GHz に調整した場合の スタブパラメータは  $w=66\mu$ m, l=15.181mm, L=83.9nH/m, C=517pF/m,  $R=532\Omega$ /m であり、容量は  $C_{total}=6.91$ pF となる。

この構造を持つスタブの入力インピーダンスの周波数 特性を図 2.7 に示す。狙った周波数 (2.5GHz) において、 スタブの入力インピーダンスは容量のインピーダンスよ りも小さいことが分かる。

|*Z<sub>stub</sub>*/*Z<sub>cap</sub>*| < 1 の時にスタブがデカップリング容量よ りもノイズを低減することを確かめるために、本構造の スタブを用いた回路シミュレーション結果を次節で示す。

## 2.4 回路シミュレーション

#### 2.4.1 内部回路

テスト用の回路として、図 2.8 に示すような、7 段の疑似 ランダムパターン発生回路にインバータ列が接続された 回路を用いた。この回路は広く使われている同期回路を 模擬している。疑似ランダムパターンとインバータ列は、 LSI のランダムスイッチングと組み合わせ回路を模擬し ている。インバータ列の長さは 2 から 12 まで分布させて おり、これは DFF 間のパス長の分布を模擬している。



Figure 2.8: Internal circuit. A PRBS generator and inverter chains, with three kinds of power line structures.

今回、3種類の電源線の構造をシミュレーションした。 何も付加しない場合、デカップリング容量を用いた場合、 スタブを用いた場合である。図 2.8 に示すように、パッ ケージのリード線とボンディングワイヤのインダクタン スは 1nH と仮定した。なお、スタブのパラメータは前節 で用いたものと同じ値を用いた。

#### 2.4.2 シミュレーション結果

HSPICE を用いて、1.8V、2.5GHz 動作のシミュレーショ ンを行い、3 種類の電源系における、図 2.8 の *virtualVdd* ノードの波形を図 2.9(a) に示す。また、図 2.9(b) に、対 応するスペクトル波形を示す。ここでは、理想電圧であ る 1.8V からの標準偏差  $\sigma$  を用いて、電源ノイズの大き さとする。

$$\sigma = \sqrt{\frac{1}{T} \int_{t0}^{T+t0} (V_{virtualvdd} - V_{idealvdd})^2 dt}$$
(2.37)

であり、7 段の疑似ランダム回路の繰り返し周期である 2<sup>7</sup> - 1 = 127 クロックを *T* として用いた。 *σ* の値は無付 加、容量、スタブの場合で、0.127, 0.097, 0.080 であり、 これは、スタブが無付加に比べて 37%、デカップリング 容量に比べて 18%効果的にノイズを低減していることを 示す。また、図 2.9(b) に示すように、2.5GHz のノイズ成 分に関しては、スタブは無付加に比べて 46%、デカップ リング容量に比べて 24%効果的に低減している。

#### 2.5 考察

#### 2.5.1 周波数成分

もし、毎クロック周期で全てのゲートが同一のタイミン グでスイッチすれば、電流の周波数は nfo 成分のみを持



Figure 2.9: (a) Simulated waveforms of the *virtualVdd* node. (b) Corresponding spectrum.

つ。しかし、実際のスイッチングはランダムであり、デ カップリング容量の方が安定して低減できる非*nf*<sub>0</sub> 成分を 持つ。さらに、例えば図 2.7 の 7.5GHz の場合のように、 高次の周波数では *nf*<sub>0</sub> 成分であってもデカップリング容 量の方が効果的であることがある。

今回の例では、電源ノイズの主成分が f<sub>0</sub> であったた めに、デカップリング容量よりもスタブの方が効果的に ノイズを低減できた。しかしながら、非 nf<sub>0</sub> 成分が多い 場合や高次の周波数成分が大きい場合は、デカップリン グ容量の方がノイズ低減効果が大くなる場合があること に注意すべきである。

#### 2.5.2 より高周波の場合

スタブ長は  $l \propto f^{-1}$ であり、スタブ幅は  $w \propto f$ 、表皮厚  $\delta < f^{-0.5}$ であることから、スタブの入力インピーダンス は、表皮効果が現れる前後で  $Z_{stub} = Rl/2 \propto f^{-2}, f^{-1.5}$ と なる。一方、容量のインピーダンスは  $Z_{cap} \propto f^{-1}$ であり、 それらの比は式 (2.24) のように  $|Z_{stub}/Z_{cap}| \propto f^{-1}$  or  $f^{-0.5}$ である。したがって、図 2.5, 2.6 で示されるように、動作 周波数の向上につれてスタブはデカップリング容量より も有効になる。

縦方向の容量だけでなく、くし型容量 [13] のように配線の高さを利用した横方向の容量を考慮することにより、単位面積当たりの容量を増加させることができる。しかしながら、 $Z_{cap} \propto f^{-1}$ の特性は変わらないことから、高

速化によるスタブの優位性は変わらない。

## 2.6 まとめ

電源ノイズ低減の観点からスタブとデカップリング容量 を比較した。1/4 波長のスタブは帯域除去フィルタとして 動作し、LSI の電源線に接続することでその周波数のノ イズを低減する。同一面積で比較した場合の、デカップ リング容量よりもスタブの方が有効になる境界の周波数 を明らかにした。

回路シミュレーションによると、1.8V, 2.5GHz 動作の テスト回路において、 $d = 5\mu$ m,  $t = 1\mu$ m, A=1mm<sup>2</sup>,  $\epsilon_r=3.9$ ,  $\rho = 1.673 \times 10^{-8} \Omega$ ·m の場合は、スタブの方が無付加より も 37%、デカップリング容量よりも 18% 有効に電源ノイ ズを低減することができた。

将来、LSI が高速化されるにつれ、スタブはデカップ リング容量よりも有効に働き、オンチップ集積化が可能 となることを、理論的に示した。

## 第3章

# スタブを用いた電源ノイズ低減に関する測定

#### 本章の要旨

本章では、スタブを用いた電源ノイズ低減に関する効 果を実験的に検証する。1/4 波長のスタブは帯域除去フィ ルタとして働き、LSIの電源線に接続することで、その 周波数のノイズを低減する。

オンチップのスタブは、その抵抗が大きいこととスタ ブが曲がっていることとが原因で、ノイズの低減効果は 観測できなかったが、オンボード・オフチップのスタブで は、理論的に予測されたように明らかなノイズ低減効果 が観測された。測定結果によると、1.25GHz 動作の LSI において、PCB ボードの電源領域にスタブパターンを形 成した場合、ノイズの動作周波数成分の 87% が除去され、 全ノイズとしては 39% が除去された。

これらの結果は、LSIの動作周波数が向上してスタブ 長が短くなった場合に、スタブのオンチップ集積化が有 効であることを示しており、その場合、パッケージやボ ンディングワイヤの影響をも除去することができる。

## 3.1 はじめに

前章において、スタブがデカップリング容量よりも電源 ノイズ・*di/dt*の低減に有効であることを理論的に示した。 本章では、測定によってその効果を検証する。

電源ノイズ低減に関して、オンチップスタブでの測定 結果を3.2節に示す。3.3節ではオンボードスタブを用い た測定系と測定結果を示す。3.4節で考察を行い、3.5節 で本章の結論を述べる。

## 3.2 オンチップスタブ

#### 3.2.1 スタブの設計

今回は 0.18µm、5 層メタルの標準 CMOS プロセスを用い、 ターゲットとする動作周波数は 2.5GHz とする。今回設計 したスタブの構造を図 3.1 に示す。電源線の抵抗を下げる ために 4 層と 5 層メタルを接続して用いる。1 層メタル をグランド面として用いる。スタブ幅は 40µm とした。2 次元のソルバである Raphael[10]を用いて、単位長さのイ ンダクタンスと容量を抽出し、L=102nH/m、C=407pF/m という結果を得た。ファブから提供されたシート抵抗値 から R=500Ω/m と計算された。図 2.9(b) に示したように、 動作周波数である 2.5GHz だけでなく、その 2 次高調波 である 5GHz にもノイズピークを持つため、5GHz に合わせたスタブも設計した。2.5GHz 用、5GHz 用のスタブ 長はそれぞれ 15.323mm、7.662mm である。図 3.2 に示すように、同一面積で形成されたデカップリング容量も設計し、5 層と4 層メタルを接続して電源面に、1 層メタルをグランド面に使用した。



Figure 3.1: Stub structure.  $R=500\Omega/m$ , L=102nH/m, C=407pF/m, G=0.



Figure 3.2: Designed stub and the same-area decoupling capacitor structures.

### 3.2.2 テスト回路

テスト回路として、図 3.3 に示すような 7 段の疑似ラン ダムパターン発生回路とインバータ列を用いた。この回 路は広く使用されている同期回路を模擬したものである。 疑似ランダムパターンは LSI のランダムスイッチングを 模擬し、インバータ列は組み合わせ回路を模擬している。 インバータ列の長さは 2 から 12 まで分布させ、同期回路 のパス長の分布を模擬している。

テスト回路は VCO (Voltage Controlled Oscillator) を内



Figure 3.3: Internal circuit. A PRBS generator and inverter chains. The selector selects the repeat mode or the random mode.



Figure 3.4: Four types of power line structures.

蔵しており、外部からの DC 電圧 (Vctrl) を調整すること で動作周波数を容易に変化させることができる。シフト レジスタへの入力を、XOR ゲートからフィードバックを 用いるランダムモードと、CLK/2 信号を用いるリピート モードとを、セレクタ回路によって選択することができ る。ここで、スタブのノイズ低減にとって、リピートモー ドは最善ケース、ランダムモードは最悪ケースであると 言える。

図 3.4 に示すように、2.5GHz と 5GHz のスタブを両 方用いる場合、2.5GHz スタブのみを用いる場合、デカッ プリング容量を用いる場合、何も付けない場合、の4種 類の電源線構造を設計した。

#### 3.2.3 測定系

テストチップは 0.18μm、5 層メタルの標準 CMOS プロセ スを用いて製造された。チップサイズは 5.9mm×5.9mm である。チップ写真を図 3.5 に示す。

製造したチップは PGA (Pin Grid Array)のセラミック パッケージにアセンブリされ、図 3.6 に示すように、銅板 上にマウントして測定した。DC 電圧である Vdd\_internal, Vdd\_io, Vctrl, SEL 信号は、ボード上に"島"を形成し、 リード線で電圧を供給している。島には数種類のチップ 容量を接続することで安定した電圧値を保っている。チッ プ表面をシールドテープで覆うことで、外部からの電磁 界を遮断しいる。高速出力信号として、オシロスコープ



Figure 3.5: Chip Photograph. 0.18µm 5ML CMOS, 5.9mm×5.9mm.



Figure 3.6: Measurement Setups.

のトリガとして用いる *CLK*/32 と、チップ動作確認用の *PRBS*、電源ノイズである *virtualVdd* があり、これらの ピンには 50Ω の伝送線を直接接続して反射を抑えること で、高速測定を可能にしている。

#### 3.2.4 測定結果

2.5GHz 用と 5GHz 用の両方のスタブを用いたもの、 2.5GHz 用スタブを用いたもの、デカップリング容量を 用いたもの、何も用いないもの、4 種類の電源線構造に ついて測定した。ランダムモードではサンプリングオシ ロスコープでの波形観測ができないため、リピートモー ドで測定した。

電源ノイズの動作周波数成分の、動作周波数依存性を 図 3.7 に示す。動作周波数が上がるにつれてノイズは小 さくなっている。これは、ウェル-基板間の空乏層容量な どの内部容量とパッケージなどの寄生インダクタンスと の共振周波数が動作周波数よりも低く、AC電流が内部容



Figure 3.7: Operating frequency vs. operating frequency component of the *virtualVdd* noise with the nothing, capacitor and stub case.

量から供給されていることが原因である。

4 種類の電源系において、測定された電源ノイズに大きな違いは見られなかった。それらの原因として、以下のものが挙げられる。

- スタブがチップ内部で曲がっており、そこで反射が 起きているため、スタブ長が λ/4 からずれている。
- スタブの実際の抵抗値が見積もり値よりも大きい。 ファブから提供されたシート抵抗値は DC での測定 値であり、表皮効果を考慮した場合、大きな抵抗値 となる。
- パッケージのインピーダンスが大きくて内部容量が 働き、ノイズがパッケージの外まで出てこない。

ここで、現状の動作周波数ではオンチップスタブでの 効果を測定するのが難しいので、次節ではオンボードの スタブに関して検討する。

## 3.3 オンボードスタブ

#### 3.3.1 測定系

テスト用内部回路として、前節と同じく図 3.3 の回路 を用いた。寄生インピーダンスの低い小さいパッケー ジを使用するために、図 3.8 に示すように小さいチップ (2.8mm×2.8mm)を用いる。3 種類の電源系を持つテスト 回路を設計したが、以下のオンボードスタブ測定では全 て "nothing" タイプを用いる。

テスト回路は QFP (Quad Flat Package) セラミックパッ ケージにアセンプリされ、図 3.9 に示すように銅板上にマ ウントして測定する。対応する回路図を図 3.10 に示す。 Vdd, Vddio, Vctrl, SEL の DC バイアスはリード線を用 いてボード上の "島" に供給される。島の電圧は数種類の チップ容量によって安定化されている。内部回路用電源 である Vddn の島は Vdd の島とワイヤで接続され、チッ プ容量は接続されていない。ワイヤの寄生インダクタン スによって Vddn には電源ノイズが発生する。



Figure 3.8: Chip photograph. 0.18µm 5ML CMOS, 2.8mm×2.8mm.



Figure 3.9: Photograph of the chip mount, (a) without stubs, and (b) with stubs.



Figure 3.10: Schematic of the measurement setup.

2 種類の Vddn 形状について比較した。図 3.9(a) のス タプ無しは 4.7mm×10.0mm の長方形であり、図 3.9(b) の スタブ有りは、スタブ無しの長方形に 1.25GHz, 1.95GHz のスタブを加えたものである。Vddn に発生するノイズは 50Ω の伝送線路を直接接続することで、オシロスコープ とスペクトラムアナライザにて観測する。また、CLK/32 と PRBS 出力ピンにも 50Ω 伝送線路を直接接続してオシ ロスコープへと入力している。

#### 3.3.2 スタブの設計

今回の実験では、スタブは 1.25GHz と 1.95GHz に調整した。PCB ボードは 1mm の FR4 (ϵ,=4.8) が 18µm 厚の銅 フィルムで挟まれた構造をしている。スタブは、幅 1mm のマイクロストリップ構造とし、その等価比誘電率は

$$\epsilon_{reff} = \frac{\epsilon_r + 1}{2} + \frac{\epsilon_r - 1}{2} \left( 1 + \frac{12h}{w} \right) = 3.427$$
 (3.1)

となる [14]。しかし、スタブパターンは、銅フィルムだけ でなく誘電体も深さ数十ミクロン程度削られて形成され るため、等価比誘電率はそれよりも低くなる。また、端面 の影響もある。第 2 章では、*L*,*C* はスタブに沿って一定 値を取り、理想的開放終端であると考えたが、実際の*L*, *C* は端面周辺では異なる値を取る。また、端面は完全に 開放終端ではない。これらのことを考慮すると、式 (2.10) に代入すべき等価比誘電率は 2.66 となり、したがって、 1.25GHz と 1.95GHz 用のスタブ長は 36.7mm と 23.5mm になった。

#### 3.3.3 S パラメータ

ネットワークアナライザを用いた Vddn の透過特性 (S<sub>21</sub>) の測定結果を図 3.11 に示す。1.25GHz, 1.95GHz 付近の信 号をスタブが吸収していることが分かる。



Figure 3.11: |S 21| of the with/without stubs case.

#### 3.3.4 ノイズスペクトル

ランダムモード 1.25GHz 動作時の電源ノイズスペクトル の測定結果を図 3.12 に示す。ノイズの主成分は動作周波 数成分であり、疑似ランダムパターンのためにスペクト ルが広がっている。そして、スタブによって、1.25GHz 周 辺のノイズが抑えられていることが分かる。

また、ランダムモードでの電源ノイズ波形を図 3.13 に示す。スタブによってノイズが抑えられていることが 分かる。しかし、図 3.12 に示されるように、ノイズの低 周波成分はスタブでは吸収できないため、電源ノイズを 完全に抑えることはできない。



Figure 3.12: Measured spectrum of the random mode at 1.25GHz operation of the with/without stubs cases. (i-b) The spectrum of the lower frequency.



Figure 3.13: Measured power supply noise waveform of the random mode at 1.25GHz operation of the with/without stubs cases.

#### 3.3.5 電源ノイズの動作周波数依存性

ランダムモードにおけるノイズスペクトルの動作周波数 依存性を図 3.14 に示す。(i) や(iv)のように、動作周波数 とスタブの周波数が一致した場合には、スタブの有無に よってノイズスペクトルは大きく異なる。一方、そうで ない場合には、スタブの有無によるノイズスペクトルの 違いは小さい。ノイズの動作周波数成分の動作周波数依 存性を図 3.15(a) に、全ノイズ値の動作周波数依存性を図 3.15(b) に、(i)-(v)の周波数と共に示す。ここで、全ノイ ズ値は平均電圧 V<sub>av</sub> からの標準偏差 σ として定義され、

$$V_{av} = \frac{1}{N} \sum_{i=1}^{N} V_i, \quad \sigma = \sqrt{\frac{1}{N-1} \sum_{i=1}^{N} (V_i - V_{av})^2} \quad (3.2)$$



Figure 3.14: Operating frequency dependence of the random mode spectrum, with/without the on-board stubs.

となる。ここで、N はサンプリング点数であり、図 3.13 に示すように、本測定では 4096 であり、サンプリングの 時間間隔は一定である。

図 3.15(a) から、(i), (iv) の場合において、スタブによっ て 1.25GHz, 1.95GHz のノイズの 87%, 72% が低減されて いることが分かる。また、図 3.15(b) に示されるように、 全ノイズ値は 1.25GHz では 39%、1.95GHz では 19% がス タブによって低減されている。



Figure 3.15: Operating frequency dependence of the power supply noise in the random mode, with/without the on-board stubs. (a) Noise amplitude of the operating frequency component. (b) Total noise amplitude.

#### 3.3.6 低周波成分について

図 3.12(i-b) に示されるように、電源ノイズスペクトルは 低周波領域にある程度の分布を持っている。7 段の疑似 ランダムパターンは 2<sup>7</sup> – 1 = 127 クロック周期が 1 サイ クルであり、1.25GHz/127 = 9.84MHz の基本周波数を持 つ。図 3.12(i-b) に示されるように、低周波領域のスペク トルはこの基本周波数の高調波であり、疑似ランダムパ ターンの周期が原因で発生していることが分かる。

#### 3.3.7 スタブ中の電流分布

ノイズの周波数とスタブの周波数が一致した場合、スタ ブ中の電流・電圧分布は

$$|I(z)| = A\cos(\beta z), \quad |V(z)| = -jZ_0A\sin(\beta z) \tag{3.3}$$

となる。ここで、A は係数であり、eta は位相係数、 $_z$  はス タブの座標である。

スタブ中の電流分布を、図 3.16 に示すように磁界プ ローブ[15]を用いて測定する。磁界プローブは、電流に よって発生する磁界から誘導起電力を発生させ、その電圧 をスペクトラムアナライザによって観測する。それぞれの スタブの10点で測定し、動作周波数は1.25GHz/1.95GHz のスタブ測定時にはそれぞれ1.25GHz/1.95GHz とした。 測定結果と、理論曲線を図 3.17 に示す。磁界プローブは、 電流と誘導起電力との間に周波数依存性があるため、図



Figure 3.16: Current measurement using a magnetic probe. The circles and the squares indicate the measured points.



Figure 3.17: Normalized current distribution along the stubs. The markers are measurement results, and the dashed lines are ideal curves given by eqn(3.3).

3.17 ではそれぞれのスタブに関して電流値を正規化して 示している。理論曲線と測定値は良く一致しており、ス タブがノイズを吸収していることを裏付けている。

#### 3.3.8 動作周波数依存性

前節で述べたように、スタブはその周波数のノイズを低減することができる。ここで、図 3.14(iii) では、動作周波数がスタブの周波数と一致していないにもかかわらず ノイズは小さい。これはパッケージの周波数特性に起因 している。パッケージ内部で LSI のスイッチングが起こ るが、この周波数におけるパッケージのインピーダンス が大きいためにノイズが外に伝搬せず、したがって、ノ イズが観測されない。

### 3.4 考察

#### 3.4.1 スタブのオンチップ集積化への可能性

式 (2.10) で示されるように、スタブ長は動作周波数に反 比例し、また、オンチップ集積化した場合、酸化膜内に 存在することになり、その比誘電率は 3.9 とすることが



Figure 3.18: ITRS roadmap of MPU clock frequency, and corresponding stub length.

できる。ITRS ロードマップの MPU クロック周波数予測 [1] と、それに応じたスタブ長を図 3.18 に示す。2007 年 にはスタブ長は 5mm 程度になると予想され、オンチップ 集積が可能になる。

## 3.5 まとめ

本章では、スタブによって電源ノイズを低減することが できることを実験的に示した。1/4 波長のスタブは帯域除 去フィルタとして動作し、LSI の電源線に接続すること で電源ノイズを低減することができる。現状の周波数で はオンチップスタブはノイズ低減の効果を観測すること はできなかったが、オンボードのスタブにおいて、前章 で理論的に予測されたように、明らかな電源ノイズ低減 が観測された。

今回の測定では、スタブパターンをボードの電源線に 形成した場合に、1.25GHz 動作のテスト回路において、ノ イズの動作周波数成分の87%、全ノイズ値の39%を低減 することができた。

その結果は、今後 LSI の動作周波数が向上した場合、 パッケージやボンディングワイヤの寄生インピーダンス を除去可能なスタブのオンチップ集積化が可能であるこ とを示している。

# オンチップdi/dt測定回路

#### 本章の要旨

本章ではオンチップ di/dt 測定回路について述べる。 本 di/dt 測定回路は電源線とその下層に配置されたスパ イラルインダクタ、増幅器から構成される。相互インダ クタンスによって di/dt に比例した誘導起電力が発生し、 それを増幅器で増幅して外に出力する。di/dt 測定回路出 力と、電源線に直列挿入された抵抗の両端の電圧差から 計算した値とが良く一致する測定結果が得られた。また、 デカップリング容量による di/dt の低減の効果も観測さ れた。

本 *di/dt* 測定回路はオンチップ集積が可能であり、か つ、実時間で *di/dt* を出力するため、フィードバック式 *di/dt* 制御回路へ応用できる。*di/dt* がある基準値を超え ると内部回路の一部をオフにし、ある基準値を下回ると 内部回路の全てをオンにするような *di/dt* 制御回路を設計 し、良好なシミュレーション波形を得た。

## **4.1** はじめに

半導体集積回路の製造技術の発展とともに、電源電圧の 低下と消費電流の増加が同時に進行し、電源電圧に関す るノイズマージンの減少を招いている。すなわち、電源ノ イズがLSIにおける回路動作の信頼性を低下させている。

電源電圧変動は、抵抗成分と電流による電圧降下(IR ドロップ)だけでなく、インダクタンス成分と電流変化 (*di/dt*)によっても引き起こされ、回路の高速化に伴って この*di/dt* ノイズの影響が深刻化している。また、近年で は電磁放射ノイズ(Electro-Magnetic Interferance: EMI ノ イズ)が他のLSIに悪影響を及ぼすことを懸念して、そ の基準が強化されており[2]、したがって、シグナルイン テグリテイの向上とEMI ノイズ解析のために、電流変化 (*di/dt*)測定方法の確立が必要とされている。

これまで電源電圧変動を測定する回路は様々提案され ているが [16]、電流を測定する回路はほとんど提案され いない。そのうちの一つは電源線に直列抵抗を挿入し、そ の電圧を EB (Electron Beam) プローブで測定してその差 を計算することで電流を求める方法 [18] であるが、この 方法は電流や *di/dt* を求めるために数値計算が必要とな る。磁界プローブを用いて電流によって発生する磁界の スペクトルを測定する方法もあるが、位相情報が欠るた めに、元の電流, *di/dt* 波形を求めることができない。

本章では、オンチップ*di/dt*測定回路について述べる。

本 *di/dt* 測定回路はオンチップ集積可能、かつ実時間で *di/dt* を測定可能であるため、EMI 解析や電源ノイズ解析 用の *di/dt* 測定だけでなく、*di/dt* 制御回路などへの応用 も可能である。

4.2 節では *di/dt* 測定の基本原理について述べる。4.3 節で必要となる解析式を導き、4.4 節では測定結果を示 す。4.5 節にて考察を行う。改良版の *di/dt* 測定回路につ いて 4.6 節で述べ、4.7 節ではフィードバック式の *di/dt* 制御回路について述べる。4.8 節で本章をまとめる。

## 4.2 回路設計

#### 4.2.1 基本原理

本 di/dt 測定回路の基本原理を図 4.1 に示す。電源電流は 電源線のインダクタンス  $L_1$  を通じて内部回路に流れ込 む。 $L_1$  と結合係数 K で結合されたインダクタンス  $L_2$  の 両端には di/dt に比例した誘電起電力が発生する。増幅器 で誘導起電力を増幅し、高速測定可能な 50 オーム系の伝 送線路に出力し、それをオシロスコープで観測する。



Figure 4.1: Block diagram of the di/dt detector. The bold lines represent outside devices.

#### 4.2.2 相互インダクタ

インダクタンス L<sub>1</sub> は、電源線に直列に挿入されるので小 さい値を持つことが要求される。したがって、L<sub>2</sub>の両端 に十分な起電力を発生させるためには大きな結合係数 K と大きなインダクタンス L<sub>2</sub> が必要となる。

今回は 0.35µm、3 層メタル、2 層ポリのプロセスを用 いる。



Figure 4.2: Mutual inductor structure.



Figure 4.3: Equivalent circuit of the small mutual inductor.

相互インダクタンスは電源線とその下に配置されたス パイラルインダクタによって構成される。図 4.2 に示す ように、1 次側の電源線  $L_1$  は、最上層の ML3 を用いて  $20\mu$ m 幅 ·1 巻きで構成され、2 次側のスパイラルインダ クタ  $L_2$  は、ML1 を用いて  $2\mu$ m 幅 ·2 $\mu$ m スペース ·10 巻き で構成される。外周は 140 $\mu$ m である。

この構造を FastHenry[11] という 3 次元解析ソフトを 用いて等価回路を求めたところ、図 4.3 のようになった。

この構造 (small) の他に、直径 200µm、24 巻き (large) で構成されたインダクタも設計した。

#### 4.2.3 増幅器と出力バッファ

出力の*di/dt* 信号は高速アナログ信号であり、その増幅と 出力において線形性の確保と反射を抑えることが重要と なる。増幅器の回路図を図 4.4 に示す。電流源のないカ レントミラー型の増幅器を用いた。抵抗*R*b によって入力 電圧を halfVdd に DC バイアスすることで最大ゲインと 線形性を確保している。この抵抗値*Rb* は十分大きく、測 定周波数帯域の AC 信号に対してはオープンとして考え ることができる。

増幅器のフィードバック方式は、高周波応答ができな くなることと、終端抵抗である 50Ω が小さすぎて線形性 と増幅率が保てなくなることが原因で、採用しなかった。

出力ピンは 50Ω 系の伝送線路に直接接続される。オシ ロスコープの入力端子にはブロッキングキャパシタが挿 入されており、50Ω 抵抗を通じてグランド接続されるこ



Figure 4.4: Amplifier/Output buffer, and measurement setup.



Figure 4.5: I-V characteristics and the bias point.



Figure 4.6: Bias point change.

とによる *n*2 ノードのバイアス電圧変化を防いでいる。電 流値は有限値であるので *di*/*dt* の平均値はゼロであり、ブ ロッキングキャパシタは *di*/*dt* の値には影響を与えない。

増幅器のバイアス点は、トランジスタ MN1, MN2, MP1, MP2 と終端抵抗 *Rt* によって決まる。MN1, MN2 のゲート電圧が halfVdd の時の I-V 特性のシミュレーショ ン値を図 4.5 に示す。点線は MN1 が halfVdd+0.1V、MN2 が halfVdd-0.1V の時のバイアス条件のずれを示している。 ノード *n*1 は A 点から B 点へと変わり、ノード *n*2 は A 点 から C 点へと変化する。図 4.6 に示すように、I-V 特性の 変化が線形であると仮定すると、B 点では

$$g_{mn}\Delta V_{in} - g_{dsn}\Delta V_d = (g_{mp} + g_{dsp})\Delta V_d \qquad (4.1)$$

が成り立ち、C点では

 $(g_r + g_{dsn})\Delta V_{out} - g_{mn}\Delta V_{in} = (g_{mp} + g_{dsp})\Delta V_d - g_{dsp}(\Delta V_d + \Delta V_{out})$ (4.2)

が成り立つ。ここで、 $g_{mn}, g_{mp}$ はトランスコンダクタンス  $\partial I_d / \partial V_g$ であり、 $g_{dsn}, g_{dsp}$ はドレイン-ソーストランスコ ンダクタンス  $\partial I_d / \partial V_{ds}$ を表す。したがって、増幅率 Gは

$$G = \frac{\Delta V_{out}}{2\Delta V_{in}} = \frac{1}{2(g_{dsn} + g_{dsp} + g_r)} (g_{mn} + g_{mp} \frac{g_{mn}}{g_{mp} + g_{dsp} + g_{dsn}}$$
(4.3)

と表される。終端抵抗がオープンの場合 ( $R_t = \infty$  or  $g_r = 0$ ) は、増幅率は大きくなり、バイアス点は容易に飽和領域 の外に出るが、今回は終端抵抗が小さいため、バイアス 点は飽和領域の内部で移動する。

HSPICE シミュレーションによると、増幅器の増幅率 は 0.39 であり、負荷容量を考えない場合の遮断周波数は 2.2GHz である。線形性に関しては、出力電圧が ±0.35V の範囲で線形とみなすことができる。オープンループゲ インは 7.55 であり、同相除去比は 2.34 である。

## 4.2.4 ノイズ源としての内部回路

テスト用の内部回路として図 4.7 のような回路を用いた。 Vctrl 電圧を変化させることで VCO を通じて動作周波数 を変化させることができる。1/2 分周器でシフトレジスタ の入力用に CLK/2 信号を生成し、さらに 1/16 分周器で オシロスコープのトリガ用 CLK/32 信号を生成する。各 DFF 出力はインバータ列に接続され、インバータ列がス イッチすることにより di/dt が発生する。インバータ列の 長さは 2 から 12 まで分布しており、最長のインバータ列 の遅延は 0.625ns である。allORhalf 信号によって、回路 全体の活性化率を変化させることができる。



Figure 4.7: Internal circuit as a noise source.

#### 4.2.5 電源系

 ) di/dt 測定回路の確認用に電源線に直列にオンチップ抵抗 *R*<sub>s</sub>を挿入した。抵抗の両端は出力ピンに接続され、それ ぞれの電圧値を測定してその差分から電流値を計算する *a a* ことができ、さらに数値微分することにより、*di/dt*を計 算することができる。この結果を *di/dt* 測定回路の出力と tk較する。

図 4.8 に示すように、電流は Vdd\_i から流れ出て、パッ ケージやボンディングワイヤのインピーダンス Z<sub>package</sub>、 直列抵抗 R<sub>s</sub>、インダクタ L<sub>1</sub> を通して内部回路へと流れ ) 込む。比較用に 4 タイプの電源系を設計した。TypeA:デ カップリング容量なし& small 相互インダクタ、TypeB:測 定回路の前にオンチップデカップリング容量 C<sub>d</sub> & small 相互インダクタ、TypeC:測定回路の後にオンチップデカッ プリング容量& small 相互インダクタ、TypeD:デカップリ ング容量なし& large 相互インダクタ、となっている。



Figure 4.8: Over-all circuit with the measurement setup.

#### 4.2.6 全体回路

内部回路のスイッチングによって di/dt が発生し、結合係 数 K で結合されたスパイラルインダクタ  $L_2$  の両端に誘導 起電力が発生する。増幅器はその起電力を増幅し、didtOutへと出力する。直列抵抗  $R_s$  の両端は s1、s2 端子としてオ シロスコープに接続されている。Vctrl & allORhalf は DC 信号である。CLK/2 & CLK/32 信号は出力バッファを通じ てチップの外に出力される。ただし、出力バッファ用電源 Vdd\_io は図の簡略化のために省略されている。CLK/2 は 回路が正常に動作しているかの確認に使用され、CLK/32はオシロスコープのトリガとして使用される。

## 4.3 モデル化

#### 4.3.1 解析式

相互インダクタンス M は

$$M = K\sqrt{L_1 L_2} \tag{4.4}$$

である。増幅器の入力電流を $I_2$ とすると誘導起電力 $V_2$ は

$$V_2 = M \frac{dI_i}{dt} + R_2 I_2 + L_2 \frac{dI_2}{dt} \approx M \frac{dI_i}{dt}$$
(4.5)

となる。ここで、増幅器の入力インピーダンスは $R_2$ 、 $\omega L_2$  – と比べて十分大きいため ( $\omega \ll 10$ GHz)、 $I_2$ は無視できる。

増幅器の増幅率を*G*とすると、*di/dt* 測定回路の出力 \_ *V*<sub>*didtOut*</sub> は

$$V_{didtOut} = GV_2 = GK\sqrt{L_1L_2}\frac{dI_i}{dt}$$
(4.6)

であり、これは

$$\frac{dI_i}{dt} = \frac{1}{GK\sqrt{L_1L_2}}V_{didtOut} \equiv A_{v2didt}V_{didtOut}$$
(4.)

と変形できる。ここで、

$$A_{\nu 2 didt} \equiv \frac{1}{GK\sqrt{L_1L_2}} \tag{4.8}$$

である。式 (4.7) を時間積分すると

$$I_i = A_{\nu 2didt} \int V_{didtOut} dt + C \tag{4.9}$$

となる。また、内部電流 *I<sub>i</sub>* と電圧 *s*1、*s*2 の関係は

$$V_{s1} - V_{s2} = R_s(I_i + I_{s2}) \tag{4.10}$$

であり、これは次のように変形される。

$$V_{s1} - \left(1 + \frac{R_s}{R_t}\right) V_{s2} = R_s I_i$$
 (4.11)

ここで、*I<sub>s</sub>* = *V<sub>s</sub>/R<sub>t</sub>* であり、*R<sub>t</sub>* は終端抵抗 50Ω である。 式 (4.9) と式 (4.11) より

$$V_{s1} - \left(1 + \frac{R_s}{R_t}\right) V_{s2} = R_s A_{v2didt} \int V_{didtOut} dt + C \qquad (4.12)$$

である。この式を時間積分することにより

$$V_{didtOut} = \frac{1}{R_s A_{\nu 2didt}} \frac{d\{V_{s1} - (1 + R_s/R_t)V_{s2}\}}{dt}$$
(4.13)

が得られる。

測定可能な *di/dt* の範囲と周波数は増幅器の線形範囲 と周波数特性によって決まり、

$$\frac{dI_i}{dt}_{range} = A_{v2didt} V_{amp\_outRange\_lin}$$
(4.14)

また、*di/dt* 測定の細かさは *di/dt* 測定回路の出力電圧の 細かさによって

$$\frac{dI_i}{dt}_{res} = A_{v2didt} V_{didtOut\_res}$$
(4.15)

のように決まる。

#### **4.3.2** パラメータ値

電源線の直列抵抗  $R_s$  はシリサイド化されたゲートポリシ リコンによって形成され、1 $\Omega$  に設計された。デカップリ ング容量  $C_d$  はポリ-ポリ容量を用いて 700pF に設計した。 バイアス抵抗  $R_b$  は非シリサイド化されたゲートポリシリ コンによって形成され、10k $\Omega$  である。表 4.1 にパラメー タ値一覧を示す。

Table 4.1: Designed Parameter Value.

	$L_1$	$L_2$	K	$R_1$	$R_2$
small	0.50nH	14.4nH	0.67	1.56Ω	87.4Ω
large	0.86nH	53.3nH	0.60	2.30Ω	218Ω
	G	$A_{v2didt}$	$R_s$		
	0.39	$1.43(nH)^{-1}$	1		
	0.39	$0.63(nH)^{-1}$	1		

### .7) 4.4 測定

4.4.1 測定系

 チップは 0.35µm、2 層ポリ、3 層配線の標準 CMOS プロ セスを用いて製造された。チップサイズは 4.9mm×4.9mm であり、チップ写真を図 4.9 に示す。

図 4.10 に示すように、チップは銅板上にマウントされる。*Vdd\_i、Vdd\_io、Vdd\_detecor、Vctrl、allORhalf*はDC電圧であり、電圧源からボード上の"島"にリード線



Figure 4.9: Chip photograph. The chip size is 4.9mm×4.9mm.



Figure 4.10: Chip mount on a Cu board.

を通じて電圧が供給され、島とそれぞれのピンが接続され る。島の電圧は数個のチップ容量で固定される。*didtOut、 CLK/2 CLK/32、s1、s2*の高速出力ピンには 50Ω系の伝 送線路が直接接続され、オシロスコープでの電圧観測が 可能となっている。

#### 4.4.2 測定感度

図 4.11 に TypeA 回路の測定波形を示す。(a) は *CLK*/2、 (b) は *s*1 と *s*2、(c) は  $V_{s1} - (1 + R_s/R_t)V_{s2}$  と、数値積分さ れた *di/dt* 測定回路出力に  $R_sA_{v2didt}$  を掛けたものであり、 式 (4.12) に基づく。 (d) は *di/dt* 測定回路出力と、 $V_{s1} - (1 + R_s/R_t)V_{s2}$  を数値微分して  $R_sA_{v2didt}$  で割ったものであ り、式 (4.13) に基づく。また、凡例中の (*M*) と (*C*) はそ れぞれ測定結果と計算結果を表している。グラフ (c)、(d) の右 Y 軸の電流、*di/dt* 値は  $R_s=0.78\Omega$ 、 $A_{v2didt}=1.43\times10^9$ として計算している。

これらの結果より、直列抵抗の両端にかかる電圧差と *di/dt* 測定回路出力とが一致していることから、*di/dt* 測 定回路が設計通りに動作していることがわかる。



Figure 4.11: Waveforms of (a) *CLK*/2, (b) *s*1 and *s*2, (c)  $V_{s1} - (1 + R_s/R_t)V_{s2}$  signal and the numerical-time-integral of the *di*/*dt* detector output multiplied by  $R_sA_{v2didt}$ , based on eqn(4.12), (d) the *di*/*dt* detector output and the numerical-time-differential of  $V_{s1} - (1 + R_s/R_t)V_{s2}$  divided by  $R_sA_{v2didt}$ , based on eqn(4.13), of TypeA circuit. The (*M*) and (*C*) in the signal caption represent measured and calculated waveforms, respectively. The current and *di*/*dt* values on the right vertical axis in the graph (c) and (d) are calculated using  $R_s=0.78\Omega$  and  $A_{v2didt}=1.43 \times 10^9 \text{H}^{-1}$ , respectively.

#### 4.4.3 精度について

直列抵抗の値  $R_s$  は、図 4.11 に示すように抵抗の電圧 s1と s2 の電圧差  $\Delta V$  から計算される。矢印の時点では内 部回路は動作しておらず、そのリーク電流を無視すると 直列抵抗に流れる電流は s2 出力の終端抵抗  $R_t$  に流れる 電流と同じであり、 $I_{s2} = V_{s2}/R_t$  である。したがって、直 列抵抗の値は  $R_s = \Delta V/I_{s2} = R_t \Delta V/V_{s2} = 50 \times (3.20999 - 3.16070)/3.16 070 = 0.78\Omega$  となる。 $R_s$  のおおよその設計 値は 1 $\Omega$  であり、測定値である 0.78 $\Omega$  は正しいと考えら れる。

図 4.11(c) の電流値は  $R_s=0.78\Omega$  を使って計算されて おり、図 4.11(d) の di/dt 値は  $A_{v2didt}=1.43\times10^9$  を使って 計算されている。図 4.11(c)(d) における実線と点線との誤 差は 30ns から 65ns の範囲での

$$\sigma = \sqrt{\frac{1}{N-1} \sum_{i=1}^{N} (V_{solid} - V_{dashed})^2} \qquad (4.16)$$

によって評価することにする。ここで、サンプリング点は 約700点である。図 (c) における誤差は $\sigma$ =4.49mV であり、 これは 5.8mA に相当し、図 (d) における誤差は $\sigma$ =4.38mV であり、 $6.3 \times 10^9$ mA/s に相当する。

#### 4.5 考察

#### 4.5.1 デカップリング容量の効果

図4.12 に TypeA, B, C 回路における (a) s1 の波形 (b) di/dt 測定回路出力の波形を示す。TypeB, C において、デカッ プリング容量が AC 電流を供給するためにパッケージとボ ンディングワイヤに流れる di/dt は小さくなり、したがっ て寄生インダクタによる s1 の電圧変化が小さくなってい ることが分かる。

TypeB におけるデカップリング容量は *di/dt* 測定回路 に流れる AC 電流を減らすので、図 4.12(b) に示すように *di/dt* 測定回路出力は小さくなる。TypeC におけるデカッ プリング容量はデカップリング容量を付けない TypeA と 比較して大きな *di/dt* 出力を引き起こすが、これは TypeA



Figure 4.12: Measured waveforms of (a)  $s_1$ , and (b) the di/dt detector output, of TypeA, B, C circuits.

における電源線のパッケージインピーダンス $Z_{package}$ が定電流源として働き、TypeCにおけるデカップリング容量 $C_d$ が定電圧源として働くためである。

#### 4.5.2 活性化率、相互インダクタ依存性

TypeA, TypeD, TypeA の活性化率が半分のもの、という3 種類について、 $s1 \ge di/dt$  測定回路出力の波形を図 4.13 に示す。図 (a) に示すように、TypeA と TypeD の電源ノ イズはほぼ同じであり、これは電源線インピーダンスの 主成分  $Z_{package}$  と内部回路のスイッチングが同じであるか らである。活性化率が半分の場合、内部回路のdi/dtも半 分となり、したがって電源ノイズも小さくなる。

図 (b) に示すように *di/dt* 測定回路出力に 関しては、TypeD の出力は TypeA の出力の *A<sub>v2didt</sub>\_arge/A<sub>v2didt</sub>\_small</sub>=2.27 倍であり、また、活性化 率が半分の場合は出力も半分となっている。* 



これらの結果からも di/dt 測定回路の妥当性が分かる。

Figure 4.13: Measured waveforms of (a) s1, and (b) the di/dt detector output voltage, of TypeA, TypeD, and TypeA of the half activation ratio.

## 4.6 改良版 di/dt 測定回路

#### 4.6.1 相互インダクタ

本 di/dt 測定回路は電源線に直列に挿入されるため、低イ ンピーダンスであることが要求される。これまでに示し た di/dt 測定回路のインピーダンスは実用には大きすぎ る。改良版として、図 4.14 に示すように、1 次側は ML2 と ML3 の両方を合わせて使用した直線を用いた。本構造 の等価回路を FastHenry にて抽出した結果を表 4.2 に示 す。 $L_1$  は約半分、 $R_1$  は約 1/10 となることが分かる。結 合係数 K が小さくなる分、増幅器の増幅率を上げること により、small 相互インダクタの場合と変わらない感度を 実現している。



Figure 4.14: Mutual inductance with a lower input impedance.

Table 4.2: Parameters.

	$L_1$	$R_1$	М	diameter
small	0.50nH	1.56Ω	1.80nH	140µm
large	0.86nH	2.30Ω	4.06nH	200µm
improved	0.26nH	$0.14\Omega$	0.92nH	200µm

## 4.6.2 測定系

内部回路は図 4.7 とほぼ同じであり、デカップリング容量 C<sub>d</sub> は内蔵していない。テストチップは図 4.9 と同じく 0.35µm、2 層ポリ、3 層配線の標準 CMOS プロセスを用いて製造され、チップ写真を図 4.15 に示す。図 4.10 と同じく銅板上にマウントして測定した。



Figure 4.15: Chip photograph of the improved di/dt detector. The circuit area is 3.0mm×1.8mm.

#### 4.6.3 測定波形

測定波形を図 4.16 に示す。フォーマットは図 4.11 と同じ である。これらの波形より、改訂版の *di*/*dt* 測定回路も設 計通りに動作していることが分かる。



Figure 4.16: Waveforms of (a) CLK/2, s1 and s2, (b)  $V_{s1} - (1 + R_s/R_t)V_{s2}$  signal and the numerical-time-integral of the di/dt detector output multiplied by  $R_sA_{v2didt}$ , based on eqn(4.12), (d) the di/dt detector output and the numerical-time-differential of  $V_{s1} - (1 + R_s/R_t)V_{s2}$  divided by  $R_sA_{v2didt}$ , based on eqn(4.13), of the improved di/dt detector circuit. The (*M*) and (*C*) in the signal caption represent measured and calculated waveforms, respectively. The current and di/dt values on the right vertical axis in the graph (c) and (d) are calculated using  $R_s$ =2.04 $\Omega$  and  $A_{v2didt}$ =1.43×10<sup>9</sup>H<sup>-1</sup>, respectively.



Figure 4.17: HSPICE simulation waveforms of the voltage drop between the detector terminals using the impedance listed in Table.4.2 and the current waveform shown in Fig.4.16(b) dashed line.

式 (4.16) で示される実線と点線の誤差  $\sigma$  は、図 4.16(b) では  $\sigma$ =9.10mV であり、4.46mA に相当し、(c) で は  $\sigma$ =6.30mV であり、9.01×10<sup>9</sup>mA/s に相当する。

表 4.2 に示すように、改良版では1次側のインピーダ

ンスが小さくなっている。HSPICE シミュレーションに よる *di/dt* 測定回路での電圧降下を図 4.17 に示す。ただ し、電流値として図 4.16(b) の点線で示されるものを用い た。改良版の *di/dt* 測定回路では、その電圧降下量が小さ くなっていることが分かる。

## 4.7 フィードバック式 di/dt 制御

### 4.7.1 実現方法

前節までで述べた di/dt 測定回路はオンチップ集積が可 能であり、実時間で測定可能であるため、di/dt 制御シス テムに応用できる。例えば、di/dt の値を常に監視してお き、ある基準値を超えると回路の一部を停止させて di/dt を抑えるようなものである。

フィードバック式 *di/dt* 制御回路の例を図 4.18 に示 す。*di/dt* 測定回路は *di/dt* の値を出力する。ギルバート 乗算器 [19] で二乗することにより *di/dt* パワー波形とな る。ローパスフィルタを通すことで *di/dt* に比例した DC 電圧を得ることができる。比較器で DC 電圧をある設定 電圧 *VrefH* と比較し、それを超えていたら *Overflow* 信 号が "H"となり、スリープ制御は *activeORsleep* ノード に "L (sleep)"を出力して、内部回路の一部がオフとなり、 *di/dt* が低下し、*Overflow* 信号は "L" に戻る。それでも *di/dt* が基準値を超えていたら *Overflow* 信号は常に "H" を出力し続ける。その後、*di/dt* が基準値 *VrefL* を下回っ たらスリープ制御は "H (active)"を出力し、全ての回路が 動作する。



Figure 4.18: Feedback di/dt control system.



Figure 4.19: Chip layout of the feedback di/dt control circuit.

テスト回路を 0.15μm、5 層メタルの SOI-CMOS プロ セスを用いて設計した。面積は 2.5mm×1.3mm であり、レ イアウト図を図 4.19 に示す。

#### 4.7.2 シミュレーション波形

HSPICE シミュレーション波形を図 4.20 に示す。電源電 圧を 0.5V から 1.5V まで変化させることで、di/dt を強制 的に変化させている。時間 (i) では全ての内部回路が動作 している。時間 (ii) でローパスフィルタ出力の *LPout* が *VrefH* を超えるため、スリープ信号がオンとなり、内部 回路の一部がオフとなって di/dt が減少する。時間 (iii) に おいて、内部回路の一部がオフになっているにもかかわ らず di/dt は基準値 *VrefH* を超えるため、*Overflow* 信号 が ON になっている。電源電圧を低下させるにつれ、時 間 (iv) で *VrefH* よりも低くなり、*Overflow* は OFF とな る。時間 (v) で di/dt は *VrefL* よりも低くなるため、ス リープは ON (active) となり、内部回路の全てが動作を始 める。

このシミュレーション波形は、フィードバック式 *di/dt* が設計通りに動作していることを示している。



Figure 4.20: HSPICE simulation waveforms of the feedback di/dt control circuit.

### 4.8 まとめ

オンチップ di/dt 測定回路について述べた。本 di/dt 測定 回路は電源線と、その下に配置されたスパイラルインダ クタ、増幅器によって構成され、相互インダクタンスに よって *di/dt* に比例した誘導起電力を増幅器で増幅して出 力している。*di/dt* 測定回路出力と電源線に直列挿入され た抵抗の両端の電圧差から計算した電流値が一致する測 定結果が得られ、測定精度は 6.3×10<sup>9</sup>mA/s であった。ま た、*di/dt* 波形を積分することで電流波形が得られ、その 誤差は 5.8mA であった。また、本 *di/dt* 測定回路を用い て、デカップリング容量による *di/dt* 低減の効果も観測で きた。

改良版の di/dt 測定回路を設計した。2 層と3 層メタ ルを同時に使用した直線の電源線レイアウトを用いるこ とで、di/dt 測定回路による電圧降下を抑えることができ た。改良版の di/dt 測定回路は、従来の測定回路を同様な 精度で di/dt 測定が可能であった。

本 *di/dt* 測定回路はオンチップ集積が可能であり、か つ、実時間で *di/dt* を出力するため、フィードバック式 *di/dt* 制御回路へ応用できる。*di/dt* がある基準値を超え ると内部回路の一部をオフにし、ある基準値を下回ると 内部回路の全てをオンにするような *di/dt* 制御回路を設計 し、良好なシミュレーション波形を得た。

## 第5章

# di/dt測定回路を用いたフィードフォワード式 動的基板ノイズ低減手法

#### 本章の要旨

本章では、*di/dt* 測定回路を用いたフィードフォワー ド式動的基板ノイズ低減手法について述べる。基板はグ ランド線に接続されているため、グランド線のインピー ダンスがインダクティブな場合は、基板ノイズは*di/dt* に よって引き起こされるグランドノイズと密接な関係があ る。本フィードフォワード式動的基板ノイズ低減手法で は、電源の*di/dt*を検出し、逆位相の電流を基板に注入す ることにより、*di/dt*に比例した基板ノイズを打ち消す。 テスト回路では、34%の基板ノイズが低減された。また、 ノイズ低減回路の最適化によって 54%にまで低減効率が 向上されることを理論的に示した。

## 5.1 はじめに

大規模デジタル回路と A/D 変換、D/A 変換、PLL などの アナログ回路を集積化するアナログ・デジタル混載シス テム LSI が必要となるにつれ、基板ノイズの問題が深刻 化してきた。デジタル回路で発生するノイズからアナロ グ回路を守るため、デジタル用とアナログ用の電源は分 離して設計される。しかし、基板が共通であるため、基 板を通じてノイズが伝搬してしまう。基板ノイズによっ て PLL のジッタが 10 倍になったという報告 [20] もある。

電源線のノイズは di/dt ノイズと抵抗成分による電圧 降下とがある。通常、デジタル回路のグランド線は CMOS ゲート毎に基板と接続されており、グランド線と基板は 低インピーダンスで接続されている。したがって、デジ タルグランド線で発生するノイズやリンギングは基板に も現れることになる。基板ノイズ波形はグランドノイズ 波形の 1/8 の大きさでほぼ同じ形をしている、という測 定結果 [16] も報告されている。

基板ノイズを抑えるために、ガードリングを用いるの が一般的である。しかし、ガードリング線の寄生インダ クタンスが原因で、特に高周波のノイズに対して有効で はない[22]。フィードバック式の動的ガードリング方式 [22][23]では、基板ノイズを検出し、増幅器でその逆位相 の信号を生成し、基板に注入することでノイズを打ち消 す。しかしこの手法では、増幅器の遅延と周波数応答が 帯域を制限するため、実用的なノイズ低減は得られてい ない。また、フィードバック方式は不安定になりがちで ある。

本章では、*di/dt* 測定回路を用いたフィードフォワー ド式動的基板ノイズ低減手法について述べる。

5.2 節でフィードフォワード式動的基板ノイズ低減手 法の基本原理について述べた後、5.3 で測定結果を示す。 5.4 節で考察を行い、5.5 節で本章の結論を述べる。

## 5.2 回路設計

#### 5.2.1 基板ノイズと di/dt

基板ノイズの主原因はデジタル回路用電源ノイズからの カップリングである。グランドノイズは電源電流とグラ ンド線のインピーダンスによって引き起こされる。グラ ンド線のインピーダンスのうち、インダクタンス成分が 主である場合にはグランドノイズは di/dt に比例すること になる。このとき、基板ノイズも di/dt に比例する。ここ で、前章で述べた di/dt 測定回路を基板ノイズの低減に応 用する。

フィードフォワード式動的基板ノイズ低減回路のブ ロック図を図 5.1 に示す。グランドノイズは L<sub>gnd</sub> と電源 電流の di/dt によって発生し、基板の抵抗を通じてアナロ グ回路へと伝搬する。P 基板-N ウェルの接合容量はグラン ド線-基板のインピーダンスに比べて小さいため、Vdd\_D のノイズは基板には伝搬しない。ここで、基板ノイズは



Figure 5.1: Feedforward active substrate noise cancelling.

*di/dt*に比例するため、*di/dt* 測定回路の反転出力は基板ノイズと逆位相を持つことになる。この逆位相の信号を基板に注入することで基板ノイズを打ち消すことができる。

#### 5.2.2 ノイズキャンセラ

基板ノイズの反転信号を作り出す回路は、基本的には前 節で述べた di/dt 測定回路と同じであり、電源線と結合し た相互インダクタンスによって di/dt に比例した誘導起電 力を発生し、増幅器によって増幅する。図 5.2 に示すよ うに、違いは、増幅器への入力端子のプラスとマイナス が反転している点であり、逆位相の信号を生成している。

基板はグランド電位になっているため、増幅器の出力 に容量 C<sub>c</sub> を挿入することでノード n2 のバイアス点が変 化することを防いでいる。ここで、注入点から見た基板 の入力インピーダンスは純抵抗であると仮定する。電流 を適切な位相で注入するためには、容量 C<sub>c</sub> のインピーダ ンスが基板抵抗のインピーダンスよりも十分小さい必要 があり、このとき、増幅器は電圧制御電流源と考えるこ とができるため、注入電流は di/dt と逆位相を持つことに なる。



Figure 5.2: Active substrate noise canceller.

#### 5.2.3 検証用基板ノイズ測定回路

基板ノイズ低減効果を検証するための基板ノイズ測定回路を図 5.3 に示す。基板ノイズは、一方を外部グランドに接続された初段の差動増幅器によって増幅される。増幅器が最大の増幅率を持つように、その入力端子は、AC信号に対しては開放と見なせるような大きな抵抗 $R_b$ によって Vdd/2 にバイアスされる。基板の電圧はおおよそグランド電位にあるため、容量 $C_c$ が挿入される。2 段目、3



Figure 5.3: Substrate noise prober.

段目の増幅器は PMOS と抵抗によって形成され、最終段 は PMOS のオープンドレインとしている。

#### 5.2.4 ノイズ源としての内部回路

ノイズ源としての内部回路を図 5.4 に示す。このテスト回路は VCO を内蔵しており、DC コントロール電圧 (Vctrl)を変えることで容易に動作周波数を変化させることができる。分周器によって 101010...の信号を生成し、シフトレジスタへ入力される。SEL 回路は動作モードをリピートモードとランダムモードとに切り替えることができる。リピートモードでは SEL 回路は常に "High"を出力し、DFF の出力変化はインバータ列へと伝わり、毎クロックで同じ電流を消費する。ランダムモードでは、SEL 回路は CLK/4, CLK/8 信号を出力し、SEL 出力が "L"の時はDFF の出力変化がインバータ列へは伝わらず、クロックごとに異なる電流を消費する。allORhalf は回路の活性化率を制御する。CLK/32 はオシロスコープのトリガとして使用され、CLK/2 は基板ノイズのタイミング解析のための基準として使用される。



Figure 5.4: Internal circuit as a noise source.

#### 5.2.5 パラメータ値

回路は  $0.35\mu$ m、3 層メタル、2 層ポリの標準 CMOS プロ セスを用いて設計した。di/dt 測定用相互インダクタンス は、電源線とその下に配置されるスパイラルインダクタ によって構成される。電源線  $L_1$  は 3 層メタルを用いて  $20\mu$ m 幅で 1 巻、スパイラルインダクタ  $L_2$  は 1 層メタル を用いて  $2\mu$ m 幅、 $2\mu$ m スペースで 24 巻として構成され る。相互インダクタンスの外形は  $200\mu$ m ×  $200\mu$ m であ る。等価回路は、3 次元ソルバである FastHenry[11] を用 いて抽出した。容量  $C_c$  はポリ-ポリ容量で構成され 25pF に設計される。バイアス用抵抗  $R_b$  は非シリサイド化され たゲートポリで構成され、約  $10k\Omega$  に設計された。表 5.1 にパラメータ値を挙げる。

Table 5.1: Designed Parameter Value.

mutual	$L_1$	$L_2$	K	$R_1$	$R_2$
inductor	0.86nH	53.3nH	0.603	2.3Ω	218Ω
amp for	W <sub>pmos</sub>	W <sub>nmos</sub>	$R_b$	$C_c$	
canceller	200µm	100µm	10kΩ	25pF	
amp for	W <sub>pmos1</sub>	W <sub>nmos1</sub>	$R_b$	$C_c$	$W_{pmos4}$
prober	20µm	10µm	10kΩ	25pF	160µm

### 5.2.6 フロアプラン

チップ写真を図 5.5 に示す。チップ面積は 3.0mm×1.8mm である。

基板ノイズの測定点はノイズ源から 750µm 離れており、また、キャンセル信号の注入点はノイズ源と測定点との間に位置している。



Figure 5.5: Chip photograph of the feedforward active substrate noise cancelling circuit, fabricated by  $0.35\mu$ m standard CMOS technology. The chip area is 3.0mm×1.8mm.

## 5.3 測定

#### 5.3.1 測定系

高速ノイズ波形を測定するため、図 5.6 に示すよ うに、チップを銅板上にマウントして測定する。 *Vdd\_internal*, *Vdd\_io*, *Vdd\_canceller*, *Vdd\_prober*, *Vctrl*, *SEL*, allORhalf は DC 入力であり、ボード上の"島"に リード線を通じて電圧が供給される。島の電圧は数種類 のチップ容量によって安定化される。*CLK*/2, *CLK*/32 と 基板ノイズ出力の高速出力ピンには 50Ωの伝送線路が直 接接続され、高速測定を可能にしている。

#### 5.3.2 基板ノイズ波形

基板ノイズと*CLK*/2 信号の測定波形を図 5.7 に示す。Active cancel OFF/ON は、*Vdd\_canceller*=0V/3.3V を意味している。図 5.7(a) にリピートモードでの波形を、図 5.7(b) にランダムモードでの波形を示す。動作周波数は 500MHz



Figure 5.6: Photograph of the chip mount.

であり、HSPICE による 500MHz でのノイズ測定用増幅 器の増幅率は 7.5 である。ノイズ波形は約 1V のバイアス 電圧を持っているが、図 5.3 における最終段 PMOS のオ ン抵抗が 100Ω 程度であることに起因している。これら の波形から、フィードフォワード式動的基板ノイズ低減





Figure 5.7: Substrate noise waveforms with the active noise cancelling ON/OFF, together with the CLK/2 signal. The operating frequency is 500MHz. (a) Repeat mode, and (b) Random mode.

回路では、peak-to-peak 電圧で、リピートモードにおいて 30%、ランダムモードにおいて 24%のノイズ低減が得ら れたことが分かる。

#### 5.3.3 周波数依存性

リピートモードにおける基板ノイズの最大と最小電圧の周 波数依存性と、その低減率の周波数依存性を図 5.8(a) に示 し、ランダムモードでの結果を図 5.8(b) に示す。100MHz から 600MHz に渡って、リピートモードでは 17%から 34%、ランダムモードでは 15%から 31%の基板ノイズ低 減が得られた。ランダムモードにおいて、600MHz 以降 でもノイズ低減効果が劣化しないのは、ランダム動作に よってノイズの主成分が動作周波数の半分の周波数成分 になるためである。



Figure 5.8: The frequency dependence of the upper and lower peaks of the substrate noise voltage, together with its suppression ratio by the feedforward active noise cancelling (a) on the repeat mode, (b) on the random mode.

## 5.4 考察

#### 5.4.1 電流注入

ノイズ低減のための電流注入量は電流注入回路の電源電 圧 Vdd\_canceller によって制御される。基板ノイズ電圧の Vdd\_canceller 電圧依存性を図 5.9 に示す。リピートモー ドの 500MHz 動作時におけるノイズの最大と最小電圧の



Figure 5.9: Noise canceller supply voltage dependence of the substrate noise amplitude, on the repeat mode at 500MHz operation with the anti-phase current injection.



Figure 5.10: Noise canceller supply voltage dependence of the substrate noise phasor, for *Vdd\_canceller* sweeping from 0V to 3.3V by 0.1V step, on the repeat mode at 500MHz operation with the anti-phase current injection.



Figure 5.11: Noise canceller supply voltage dependence of the substrate noise amplitude, on the repeat mode at 500MHz operation with the in-phase current injection.

変化を示している。基板ノイズは 1.0V 付近から減少を始め、2.5V 付近で飽和する。これは電流注入用増幅器が 1V 付近から動作が始まり、MP1 と MN1 のトランスコンダクタンス gm が 2.5V 付近で飽和するためである。

基板ノイズの振幅と位相をフェーザダイアグラムにプ ロットしたものを図 5.10 に示す。ここで、位相は CLK/2 を基準としている。Vdd\_canceller を 0V から 3.3V まで 0.1V ステップで振った時のフェーザの軌跡から、注入電 流の位相は- $\pi/2$  であることが分かる。また、電流注入用 増幅器の MP1, MN1 のトランジスタサイズを大きくする ことで注入電流量を増加させると、基板ノイズがより効 果的に低減できることが分かる。MP1 と MN1 のサイズ を最適化することで図 5.10 の V<sub>min</sub> までノイズの最小化 が可能である。このときのノイズ低減率は 56% である。 V<sub>min</sub> は基板ノイズと di/dt の位相差に依存し、基板ノイズ と di/dt の位相が完全に一致した場合 (i.e.  $\theta$ =0) には V<sub>min</sub> はゼロになる。

これまでは逆位相の電流を注入していたが、増幅器入 力のプラスとマイナスを入れ替えれば同位相の電流が注 入され、基板ノイズは増加する。比較用にそのような回 路を設計した。その他の内部回路などは全く同一であり、 チップ写真も図 5.5 とほぼ同じである。同位相注入の回 路における、基板ノイズの Vdd\_canceller 依存性を図 5.11 に示す。Vdd\_canceller 電圧にしたがって基板ノイズが増 加していくことが分かる。この結果は、前節で示した基 板ノイズ低減が、他の要因ではなく、フィードフォワー ド式動的基板ノイズ低減回路によって達成されているこ との確認となる。

ここで、図 5.9 と図 5.11 における同位相注入と逆位 相注入の場合での Vdd\_canceller=0 における基板ノイズ 電圧の違いは、プロセス変動が原因であると考えられる。 同位相注入と逆位相注入の測定には別チップを使用した ため、電流注入用増幅器のオフセットや増幅率が異なる ためであると考えられる。

## 5.5 まとめ

フィードフォワード式動的基板ノイズ低減手法について 述べた。電源線の*di/dt*を検出し、その逆位相の電流を基 板に注入することにより、*di/dt*に比例した基板ノイズ電 圧を打ち消すことができる。500MHz動作のテスト回路 において、30%の基板ノイズを打ち消すことができた。ま た、100MHzから 600MHzの範囲で17%から34%の基板 ノイズ低減を達成した。フェーザを測定することで、電 流注入用トランジスタサイズの最適化により、ノイズ低 減率を56%にまで高めることができることを示した。

## 第6章

# 結論

本論文では、LSI における電源ノイズ低減に関して論 じた。以下に結論を述べる。

第2章では、スタブとデカップリング容量について電源 ノイズ低減の観点から比較した。ある周波数におい て、1/4 波長スタブの入力インピーダンスはゼロと なり、LSIの電源線に接続することで電源ノイズを 抑えることができる。

> スタブとデカップリング容量について、同一面積A において、厚さ t、距離 d、抵抗率  $\rho$ 、比誘電率  $\epsilon_r$ の場合の入力インピーダンスを導いた。スタブのイ ンピーダンスがデカップリング容量のインピーダン スよりも小さくなる境界周波数 fg を明らかにした。 この解析式は、ノイズ周波数が高くなるほどスタブ が有効に働くことを示している。

> 回路シミュレーションによると、1.8V, 2.5GHz 動作 のテスト回路において、 $d = 5\mu m, t = 1\mu m, A = 1mm^2$ ,  $\epsilon_r = 3.9, \rho = 1.673 \times 10^{-8} \Omega \cdot m$  の条件において、スタブ を接続することで、何も付けない場合よりも 37%、 デカップリング容量を接続した場合よりも18%の 電源ノイズ低減が得られた。

第3章では、スタブによる電源ノイズ低減を実験的に検 証した。2.5GHz 動作の LSI におけるオンチップの スタブは、その寄生抵抗とチップ内部での曲がりに よって、ノイズ低減効果を示さなかった。一方、オ ンボードのスタブでは、第2章で理論的に予測され たように、明らかなノイズ低減が観測された。

測定結果では、1.25GHzと1.95GHz用のオンボード スタブにおいて、ノイズの動作周波数成分の87%、 72%、全ノイズ値の 39%, 19%の低減か得られた。 また、スタブ周波数以外の周波数ではノイズは低減 されず、第2章で理論的に予測されたスタブの周波 数依存性も観測された。

これらの測定結果は、LSIの動作周波数が向上して 必要なスタブ長が短くなった場合にスタブのオン チップ集積化が可能であることを示しており、その 場合、パッケージやボンディングワイヤなどの寄生 インダクタンスの影響を無視することができること になる。

第4章では、オンチップの di/dt 測定回路について述べ た。本 di/dt 測定回路は電源線とその下に位置する 向上に貢献し、将来の LSI の発展に寄与することと信じる。

スパイラルインダクタ、増幅器から構成される。相 互インダクタンスによって di/dt に比例する誘導起 電力を発生し、増幅器で増幅して出力する。

電源線に直列挿入された抵抗の両端の電圧差から電 流が求まり、数値計算により、その時間微分波形が 得られる。その波形と、di/dt 測定回路からの出力と がよく一致する測定結果が得られた。本 di/dt 測定 回路の測定精度は 6.3×10<sup>9</sup>mA/s であり、これを微 分すると電流波形が得られるが、その精度は5.8mA という値が得られた。また、デカップリング容量に よる di/dt 低減の効果も測定された。

改良版の di/dt 測定回路を開発した。電源線を2層 と3層メタルを同時に用いた直線のレイアウトとす ることで、di/dt 測定回路による電圧降下を大幅に 低下させた。

本 di/dt 測定回路はオンチップ集積化と実時間での 測定が可能であるため、フィードバック式 di/dt 制 御回路に応用できる。di/dt 測定回路出力を二乗し て低域通過フィルタを通すことにより、di/dt に比 例した DC 電圧を得ることができる。一例として、 di/dt がある基準値を超えると内部回路の一部が停 止するような回路を設計し、良好なシミュレーショ ン結果を得た。

第5章では、フィードフォワード式動的基板ノイズ低減 手法について述べた。グランド線のインピーダンス がインダクティブな場合、グランドノイズは di/dt に比例するが、基板はグランド線と低インピーダン スで接続されているため、基板ノイズも di/dt に比 例する。本基板ノイズ低減手法では、第4章で述べ た *di/dt* 測定回路を用いて、電源線の *di/dt* を測定 し、その逆位相の電流を基板に注入することで基板 ノイズを打ち消している。

測定結果によると、500MHz動作のテスト回路にお いて、30%の基板ノイズ低減が得られ、100MHzか ら 600MHz の範囲で 17%から 34%の基板ノイズ低 減が得られた。基板ノイズのフェーザ測定の結果か ら、電流注入用増幅器のトランジスタサイズ最適化 によって 56%の基板ノイズ低減が得られることが 理論的に示された。

これらの結果は LSI におけるシグナルインテグリティ



- "International Technology Roadmap for Semiconductors 2002 Update," [Online] http://public.itrs.net/
- [2] "Agreement of Voluntary Control Council for Interference by Information Technology Equipment," Voluntary Control Council for Interference by Information Technology Equipment (VCCI) [Online] http://www.vcci.or.jp/vcci\_e/member/kiyaku/kiyaku.html
- [3] "Analysis and Design of Digital Integrated Circuits In Deep Submicron Technology," David A. Hodges, Horace G. Jackson, Resve A. Saleh, *McGraw-Hill Companies*, *Inc*, 2004.
- [4] Mustafa Badaroglu, Kris Tiri, Stephane Donnay, Piet Wambacq, Ingrid Verbauwhede, Georges Gielen, Hugo De Man, "Clock Tree Optimization in Synchronous CMOS Digital Circuits for Substrate Noise Reduction Using Folding of Supply Current Transients," ACM/IEEE Design Automation Conf., pp.399–404, June 2002.
- [5] Hirokazu Tohya, "New Technologies Doing Much for Solving the EMC Problem in the High Performance Digital PCBs and Equipment," *IEICE Trans. Fundamentals*, pp.450–456, March 1999.
- [6] Larry D. Smith, Raymond E. Anderson, Douglas W. Forehand, Thomas J. Pelc, Tanmoy Roy, "Power Distribution System Design Methodology and Capacitor Selection for Modern CMOS Technology," *IEEE Trans. on Advanced Packaging*, pp.284–291, Aug. 1999.
- [7] Payam Heydari, Soroush Abbaspour, Massoud Pedram, "A Comprehensive Study of Energy Dissipation in Lossy Transmission Lines Driven by CMOS Inverters," *IEEE Custom Integrated Circuits Conf.*, pp.517-520, May 2002.
- [8] "Fundamentals of Engineering Electromagnetics," David K. Cheng, *Addison-Wesley Series in Electrical Engr.*, 1994.
- [9] Antonije R. Djordevic, Alenka G. Zajic, Dejan V. Tosic, Truc Hoang, "A Note on the Modeling of Transmission-Line Losses," *IEEE Trans. Microwave Theory Tech.*, pp.483–486, Feb. 2003
- [10] "Raphael USER'S GUIDE," http://www.synopsys.com
- [11] "FastHenry Manual," http://rleweb.mit.edu/vlsi/codes.htm
- [12] "HSPICE USER'S GUIDE," http://www.synopsys.com
- [13] Akira Imamura, Minoru Fujishima, Koichiro Hoh, "Bending-Comb Capacitor with a Small Parasitic Inductance," in *IEEE/JSAP Symposium on VLSI Circuits*, June 2002, 2-4.
- [14] "HIGH-SPEED DIGITAL DESIGN," Howard Johnson, Martin Graham, Appendix C, *Prentice Hall PTR*, 1993.

- [15] H. Wabuka, N. Matsuda, N. Tamaki, H. Tohya, "Estimation of the RF current at IC power terminal by magnetic probe with multi-layer structure," *IEICE Technical Report*, EMCJ98-6, pp.39–43, April 1998.
- [16] Makoto Takamiya, Masayuki Mizuno, Kazuyuki Nakamura, "An on-chip 100GHz-sampling rate 8-channel sampling oscilloscope with embedded sampling clock generator," *IEEE Int. Solid-State Circuit Conf.*, pp.182–183, Feb. 2002.
- [17] Makoto Takamiya, Masayuki Mizuno, "A Sampling Oscilloscope Macro toward Feedback Physical Design Methodology," *IEEE/JSAP Symposium on VLSI Circuits*, pp.240–243, June. 2004.
- [18] Keith A. Jenkins, Robert L. Franch, "Measurement of VLSI Power Supply Current by Electron-Beam Probing," *IEEE J. Solid-State Circuits*, pp.948–950, June 1992.
- [19] Barrie Gilbert, "A Precise Four-Quadrant Multiplier with Subnanosecond Response," *IEEE J. Solid-State Circuits*, pp.365–373, Dec. 1968.
- [20] Patrik Larsson, "Measurements and Analysis of PLL Jitter Caused by Digital Switching Noise," *IEEE J. Solid-State Circuits*, pp.1113–1119, July 2001.
- [21] Marc van Heijningen, John Compiet, Piet Wambacq, Stephane Donnay, Marc G. E. Engels, Ivo Bolsens, "Analysis and Experimental Verification of Digital Substrate Noise Generation for Epi-Type Substrate," *IEEE J. Solid-State Circuits*, vol.35, pp.1002–1008, July 2000.
- [22] Keiko Makie-Fukuda, Satoshi Maeda, Toshiro Tsukada, Tatsuji Matsuura, "Substrate Noise Reduction Using Active Guard Band Filters in Mixed-Signal Integrated Circuits," *IE-ICE Trans. Fundamentals*, pp.313–320, Feb. 1997.
- [23] Toshiro Tsukada, Yasuyuki Hashimoto, Kohji Sakata, Hiroyuki Okada, Koichiro Ishibashi, "An On-Chip Active Decoupling Circuit to Suppress Crosstalk in Deep Sub-Micron CMOS Mixed-Signal SoCs," *IEEE Int. Solid-State Circuit Conf.*, pp.160–161, Feb. 2004.
- [24] Yoshitaka Murasaka, Makoto Nagata, Takafumi Ohmoto, Takashi Morie, Atsushi Iwata, "Chip-Level Substrate Noise Analysis with Network Reduction by Fundamental Matrix Computation," *IEEE Int. Symp. Quality Electronic Design.*, pp.482–487, Mar. 2001.
- [25] Makoto Nagata, Jin Nagai, Takashi Morie, Atsushi Iwata "Measurements and Analysis of Substrate Noise Waveform in Mixed-Signal IC Environment," *IEEE Trans. on Computer-Aided Design*, pp.671–678, June 2000.

# 発表文献

## 論文誌

- Toru Nakura, Makoto Ikeda, Kunihiro Asada, "Stub vs. Capacitor for Power Supply Noise Reduction," *IE-ICE Trans. on Electronics*, vol.E88-C, no.1, pp.125-132, Jan. 2005. (Chapter 2)
- Toru Nakura, Makoto Ikeda, Kunihiro Asada, "Preliminary Experiments for Power Supply Noise Reduction using On-board Stubs," *IEICE Trans. on Electronics*, submitted. (Chapter 3)
- Toru Nakura, Makoto Ikeda, Kunihiro Asada, "Onchip *di/dt* Detector Circuit," *IEICE Trans. on Electronics*, to be published, May 2005. (Chapter 4)

## 学会発表

- Toru Nakura, Makoto Ikeda, Kunihiro Asada, "Theoretical Study of Stubs for Power Line Noise Reduction," *IEEE Custom Integrated Circuit Conf.*, sess.31-4, pp.715-718, Sept. 2003. (Chapter 2)
- 名倉 徹,池田 誠,浅田 邦博 "スタブを用いた電源安定化手法,"電子情報通信学会デザインガイア, p.217-222,2003 年 11 月 (Chapter 2)
- Toru Nakura, Makoto Ikeda, Kunihiro Asada, "Onchip di/dt Detector Circuit for Power Supply Line," *IEEE International Conf. on Microelectronic Test Structures*, sess.1-4, pp.19-22, March 2004. (Chapter 4)
- 名倉 徹, 池田 誠, 浅田 邦博, "回路設計技術の最新 動向," 第 18 回エレクトロニクス実装学術講演大会, pp.131-132, 2004 年 3 月
- Toru Nakura, Makoto Ikeda, Kunihiro Asada, "Power Supply di/dt Measurement using On-chip di/dt Detector Circuit," *IEEE/JSAP Symposium on VLSI Circuits*, sess.7-4, pp.106-109, June 2004. (Chapter 4)
- Toru Nakura, Makoto Ikeda, Kunihiro Asada, "Preliminary Experiments for Power Supply Noise Reduction using Stubs," *IEEE Asia-Pacific Conference on ASIC*, sess.13-7, pp.286-289, Aug. 2004. (Chapter 3)
- Toru Nakura, Makoto Ikeda, Kunihiro Asada, "Design and Measurement of On-chip di/dt Detector Circuit for Power Supply Line", *IEEE Asia-Pacific Conference on*

*ASIC, Designer's Forum* sess.16-12, pp.426-427, Aug. 2004. (Chapter 4)

- 名倉 徹, 大池 祐輔, 池田 誠, 浅田 邦博 "オフチップ スタブを用いた LSI における電源ノイズ低減," 電子 情報通信学会ソサイエティ大会, C-12-1, pp.71, 2004 年9月 (Chapter 3)
- Toru Nakura, Makoto Ikeda, Kunihiro Asada, "Feedforward Active Substrate Noise Cancelling Technique using Power Supply di/dt Detector," *IEEE/JSAP Symposium on VLSI Circuits,* submitted, June 2005. (Chapter 5)