Publications (since 1994)
This page only serves as a convenience to fellow researchers who are
interested in our research.
Copyright and all rights of each paper
are reserved by the publisher or the authors.
Journal Papers
- 11/01
- T. Ishihara, and K. Asada,
``A System Level Optimization Technique for Application
Specific Low Power Memories,''
IEICE Trans. on Fundamentals of Electronics,
Communications and Computer Sciences, vol. E84-A no. 11, November, 2001
- 04/01
- 室山 真徳 ，石原亨，兵頭 章彦，安浦寛人，
``入力信号パターンを考慮した低電力算術演算回路の設計手法,''
情報処理学会論文誌, vol.42, no.4, 2001年4月
- 04/01
- T. Okuma, T. Ishihara, and H. Yasuura,
``Software Energy Reduction Techniques for Variable-Voltage
Processors,''
IEEE Design & Test of Computers, vol.18,
no.2, pp.31-41, 2001
- 03/01
- 井上弘士 ，石原亨，甲斐康司，村上和彰，
``DRAM/ロジック混載LSI向け高性能/低消費電力キャッシュアーキ
テクチャ,''
情報処理学会論文誌, vol.42, no.3, 2001年3月
- 06/00
- 大隈孝憲， 石原亨，安浦寛人，
``可変電源電圧プロセッサに対するリアルタイムタスクスケジュー
リング手法,''
電子情報通信学会論文誌, vol.J83-C,
no.6, 2000年6月
- 03/00
- A. Inoue, T. Ishihara, and H. Yasuura,
``Flexible System LSI for Embedded Systems and Its
Optimization Techniques,''
Journal of Design Automation for Embedded Systems, vol.5,
no.2, 2000
- 02/00
- K. Inoue, T. Ishihara, and K. Murakami,
``A High-Performance and Low-Power Cache Architecture with
Speculative Way-Selection,''
IEICE Trans. on Electronics, vol. E83-C no. 2, February
2000.
- 02/00
- H. Yasuura, and T. Ishihara,
``System LSI Design Methods for Low Power LSIs,''
IEICE Trans. on Electronics, vol. E83-C no. 2, February
2000.
- 11/99
- T. Ishihara, and H. Yasuura,
``A Memory Power Optimization Technique for Application
Specific Embedded Systems,''
IEICE Trans. on Fundamentals of Electronics,
Communications and Computer Sciences, vol. E82-A no. 11, November
1999.
- 12/98
- H. Tomiyama, T. Ishihara, A. Inoue, and H. Yasuura,
``Instruction Scheduling to Reduce Switching Activity of
Off-Chip Buses for Low-Power Systems with Caches,''
IEICE Trans. on Fundamentals of Electronics,
Communications and Computer Sciences, vol. E81-A no. 12, December
1998.
- 9/98
- T. Ishihara and H. Yasuura,
``Programmable Power Management Architecture for Power
Reduction,''
IEICE Trans. on Electronics,
vol. E81-C no. 9, September 1998.
- 3/97
- T. Ishihara and H. Yasuura,
``Experimental Analysis of Power Estimation Models of CMOS VLSI
Circuits,''
IEICE Trans. on Fundamentals of Electronics, Communications and
Computer Sciences,
vol. E80-A no. 3, March 1997.
Conference Papers
- 01/02
- T. Ishihara , and K. Asada,
``An Architectural Level Energy Reduction Technique for
Deep-Submicron Cache Memories,''
Proc. of Asia and South Pacific
Design Automation Conference (ASP-DAC2002)/Int'l Conf. on VLSI
Design ,
January 2002.
- 01/02
- M. Muroyama T. Ishihara, and H. Yasuura,
``A Power Minimization Technique for Arithmetic Circuits
by Cell Selection,''
Proc. of Asia and South Pacific
Design Automation Conference (ASP-DAC2002)/Int'l Conf. on VLSI
Design ,
January 2002.
- 01/01
- T. Ishihara , and K. Asada,
``A System Level Momory Power Optimization Technique using
Multiple Supply and Threshold Voltages,''
Proc. of Asia and South Pacific Design Automation Conference
(ASP-DAC2001) ,
January 2001.
- 03/00
- T. Ishihara , and H. Yasuura,
``A Power Reduction Technique with Object Code
Merging for Application Specific Embedded Processors,''
Proc. of Design, Automation and Test in Europe Conference
(DATE2000) ,
March 2000.
- 11/99
- T. Okuma , T. Ishihara, and H. Yasuura,
``Real-Time Task Scheduling for a Variable Voltage Processor,''
Proc. of International Symposium on System Synthesis (ISSS'99) ,
November 1999.
- 10/99
- H. Date, T. Ishihara, H. Yamashita, A. Hyoudou, F. N. Eko, S. Nakamura, A. Inoue, and H. Yasuura,
``RSA Chip Design Based on Soft-Core Processor,''
Proc. of 6th Conference of Asia Pacific Chip Design Languages
(APCHDL'99), October 1999.
- 8/99
- K. Inoue , T. Ishihara, and K. Murakami,
``Way-Predicting Set-Associative Cache for High
Performance and Low Energy Concumption,''
Proc. of International Symposium on Low Power
Electronics and Design (ISLPED'99) ,
August 1999.
- 5/99
- T. Ishihara, and H. Yasuura,
``Power-Pro: Programmable Power Management Architecture for Power
Reduction,''
Proc. of International Symposium on Future of
Intellectual Integrated Electronics(ISFIIE), March
1999.
- 8/98
- T. Ishihara, and H. Yasuura,
`` Voltage Scheduling Problem for Dynamically Variable
Voltage Processors,''
Proc. of International Symposium on Low Power
Electronics and Design (ISLPED'98),
August 1998.
- 2/98
- H. Tomiyama, T. Ishihara, A. Inoue, and H. Yasuura,
``Instruction Scheduling for Power Reduction in
Processor-Based System Design,''
Proc. of Design Automation and Test in Europe(DATE'98),
February 1998.
- 2/98
- T. Ishihara, and H. Yasuura,
``Power-Pro: Programmable Power Management Architecture,''
Proc. of 3rd
Asia and South Pacific Design Automation Conference 1998
(ASP-DAC'98), February 1998.
- 12/97
- T. Ishihara, and H. Yasuura,
``Optimization of Supply Voltage Assignment for Power Reduction
on Processor-Based Systems,''
Proc. of the Workshop on Synthesis and System Integration of Mixed
Technologies (SASIMI'97), December 1997.
- 8/96
- T. Ishihara, and H. Yasuura,
``Basic Experimentation on Accuracy of Power
Estimation for CMOS VLSI Circuits,''
Proc. of International Symposium on Low Power
Electronics and Design (ISLPED'96),
August 1996.
- 1/96
- H. Akaboshi, T. Ishihara, and H. Yasuura,
``An Approximate Estimation of Power for Processor Architecture Design,''
In Proc. of 3rd Asia Pacific Conference on Hardware Description Languages (APCHDL'96),
pp. 23--27, January 1996.
Technical Society Meeting and Domestic Conference Publications
- 2001年11月
- 石原亨，浅田邦博．
``ディープサブミクロン時代における
キャッシュメモリのリーク電流削減手法 ,''
電子情報通信学会技術研究報告,CPSY2001-61，pp.1--6, 2001年11月.
- 2001年7月
- Youngsoo Shin, 石原亨．
``Software Design for Low-Power Embedded
Systems ,''
第3回組込みシステム技術に関するサマーワークショップ予稿集，
pp.61--66, 2001年7月.
- 2000年11月
- 石原亨，浅田邦博．
``コアベースシステムLSIにおける
プログラムメモリの電力削減手法 ,''
電子情報通信学会技術研究報告,VLD2000-85，pp.95--100, 2000年11月.
- 2000年7月
- 室山真徳, 石原亨，兵頭章彦，安浦寛人．
``入力信号パターンを考慮した低電力並列乗算
器の設計手法 ,''
DAシンポジウム '00 論文集，pp.61--66, 2000年7月.
- 1999年7月
- 石原亨 , 安浦寛人．
``配線における消費電力削減を目的としたセル
ライブラリの最適化手法,''
DAシンポジウム '99 論文集，pp.231--236, 1999年7月.
- 1999年3月
- 石原 亨 , 安浦寛人．
``低消費電力化を目的とした特定用途向けメモ
リアーキテクチャ,''
電子情報通信学会技術研究報告,
VLD98-141，ICD98-287, pp.1--7, 1999年3月.
- 1998年12月
- 大隈孝憲 , 石原 亨，安浦寛人．
``可変電源電圧プロセッサに対するリアルタイ
ムタスクスケジューリング手法,''
電子情報通信学会技術研究報
告, VLD98-129，pp.87--94, 1998年12月.
- 1998年10月
- 井上弘士 , 石原 亨，村上和彰．
``投機的ウェイ選択による高性能セット・セッ
トアソシアティブ・キャッシュ方式とその性能評価,''
電子情報
通信学会技術研究報告, DSP98-94，ICD98-181, CPSY98-96 pp.35--42, 1998年
10月.
- 1998年9月
- 井上弘士 , 石原 亨，村上和彰．
``高性能/低消費エネルギー化を実現するウェ
イ予測セット・セットアソシアティブ・キャッシュ方式の提案と評価,''
電子情報通信学会技術研究報告, VLD98-44，pp.1--8, 1998年9月.
- 1998年9月
- 兵頭 章彦 , 石原 亨，安浦寛人．
``VDEC向けスタンダードセルライブラリの評価,''
電子情報通信学会技術研究報告, VLD98-45，pp.9--16, 1998年9月.
- 1998年7月
- 石原亨 , 安浦寛人．
``可変電圧プロセッサを用いた低消費電力化手
法と基本定理,''
DAシンポジウム '98 論文集，pp.287--292, 1998年7
月.
- 1998年7月
- 石原亨 , 安浦寛人．
``プログラム制御可能な低消費電力プロセッサ,''
DAシンポジウム '98 論文集，pp.191--196, 1998年7月.
- 1998年7月
- ジャマルエディン・カレッド
, 石原亨，塩見謙太郎，沖野晃一，川崎隆一(早大)，安浦寛人．``VDEC 利用者のためのスタンダードセルライブラリ,''
DAシンポジウム '98 論文集，pp.185--190, 1998年7月.
- 1998年6月
- 井上昭彦, 冨山宏之, 石原亨, 安浦寛人.
``組み込みシステムの低消費エネルギー化を目的とした
データ語長最適化手法,''
電子情報通信学会技術研究報告,
CAS98--29, DSP98--58, VLD98--29, 1998年6月.
- 1998年5月
- 石原亨 , 安浦寛人．
``可変電圧プロセッサを用いた省エネルギー化
のための基本定理,''
電子情報通信学会技術研究報告,
ICD98-45, FTS98-45 1998年5月.
- 1997年10月
- 石原亨 , 安浦寛人.
``可変電圧プロセッサを用いたシステムレベル
の電力最適化手法,''
電子情報通信学会技術研究報告,
CPSY97-77, 97-DA-85-14 1997年10月.
- 1997年9月
- 石原亨 , 廣瀬 啓, 塩見 謙太郎, 杉原 真,
安浦寛人.
``アルゴリズム比較のための乗算器回路の試作,''
平成9年度 電気関係学会九州支部連合大会講演論文集, pp.5, 1997年9
月.
- 1997年6月
- 塩見 謙太郎 , 沖野 晃一, 川崎 隆志,
石原 亨, 安浦寛人.
``VDEC用スタンダードセルライブラリの開発,''
電子情報通信学会技術研究報告, CAS97-31, VLD97-31, DSP97-46
1997年6月.
- 1997年4月
- 石原亨 , 安浦寛人, 岩井原瑞穂.
``低電力化のための Gated Clock によるデー
タパス幅可変アーキテクチャ,''
第10回 回路とシステム軽井沢ワー
クショップ 論文集，pp.247--252, 1997年4月.
- 1996年12月
- 石原亨 , 安浦寛人, 甲斐康司.
``マイクロプロセサにおけるアーキテクチャレ
ベルの低消費電力化手法,''
電子情報通信学会技術研究報告,
VLD96-72, CPSY96-84 1996年12月.
- 1996年9月
- 石原亨 , 安浦寛人. ``CMOS 加算器における面積と電力量の関係について,''
電子情報通信学会全国大会(基礎・境界ソサイエティ大会)論文集,
SA-2-2, 1996年9月.
- 1996年4月
- 石原亨 , 安浦寛人.
``CMOS VLSI プロセッサの電力見積り精度に関する基礎
実験と考察,''
第9回 回路とシステム軽井沢ワークショップ 論文集,
pp.247--252, 1996年4月.
- 1995年12月
- 石原亨 , 安浦寛人.
``Gated Clockによる低消費電力設計について,''
情報処理学会研究報告, ARC--115--16,DA--78--16, 1995年12月.
- 1995年9月
- 石原亨 , 安浦寛人.
``CMOS LSIのスイッチレベルにおける電力見積り
精度について,''
電子情報通信学会全国大会(基礎・境界ソサイエティ
大会)論文集, A-54, 1995年9月.
- 1995年5月
- 石原亨 , 安浦寛人.
``CMOS VLSI チップのスイッチレベルにおける電
力見積り精度について,''
情報処理学会研究報告, DA--75--4,
1995年5月.
- 1994年9月
- 石原亨 , 安浦寛人.
``パイプラインステージの電源電圧削減による低
消費電力の実現について,''
平成6年度 電気関係学会九州支部連合大
会講演論文集, pp.664 1994年9月.
Last modified: April, 2001